Tema 7: Familias Lógicas.

Transcripción

1 Tema 7: Familias Lógicas. 7.1 Objetivos Contenidos 7. Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAN- 7.5 Familia NMOS 7.6 Familia CMOS 1

2 7.1 Objetivos Las distintas puertas y elementos de memoria que se han usado en circuitos digitales están diseñados en base a transistores de todo tipo y diodos. El objetivo de este tema es aprender a analizar y diseñar distintas puertas lógicas usando diferentes tipos de tecnologías (Transistores)

3 7. Curva de Transferencia y Respuesta Temporal Es la representación gráfica de la tensión de salida en función de la tensión de entrada. O i 3

4 7..1 Curva de Transferencia deal Es la curva de transferencia que se esperaría encontrar en el caso de funcionamiento ideal de una puerta lógica Para un inversor esperaríamos encontrar algo como esto: O i o / i 4

5 7.. Curva de Respuesta Temporal Es la curva que muestra, para una puerta lógica, la tensión de salida en función del tiempo cuando cambian las entradas en el tiempo Para un inversor esperaríamos encontrar algo como esto: i t o t 5

6 7.. Curvas Reales O Curva de Trans. EAL Curva de Trans. REAL / i O Respuesta temporal. EAL Respuesta REAL t t 6

7 7..3 Puntos Característicos de la Curva de Transferencia O OH th OH : Máxima Tensión que puede proporcionar la puerta en su salida OL : Mínima Tensión que puede proporcionar la puerta en su salida th : o = i = th L : Máxima Tensión que podemos considerar un 0 lógico de entrada H : Mínima Tensión que podemos considerar un 1 lógico de entrada OL i L th H 7

8 7..3 Puntos Característicos de la Curva de Transferencia O d d o i 1 L y H son los puntos en los que empieza a haber un cambio apreciable en la salida aunque la entrada cambie poco d d o i 1 i L H 8

9 7..4 Márgenes de Ruido, ancho de transición y Excursión Lógica (NM, TW l ) NM NM NM OH L OL Min ( NM H L H H TW H L, NM L ) NM: Margen de Ruido TW: Ancho de Transición l : Excursión Lógica l OH OL 9

10 7..5 Tiempos característicos de la respuesta temporal oltaje t dh : Tiempo de Retraso de estado alto t HL : Tiempo de Bajada t PHL : Tiempo de Propagación alto-bajo OH 0.9 OH t dh t HL 0.5 OH tphl 0.1 OH tiempo 10

11 7..5 Tiempos característicos de la respuesta temporal oltaje t dl : Tiempo de Retraso de estado bajo t LH : Tiempo de Subida t PLH : Tiempo de Propagación bajo-alto OH 0.9 OH 0.5 OH t PLH 0.1 OH t LH t dl tiempo 11

12 7.3 Familia RTL. nversor RTL -> Resistor Transistor Logic nversor RTL C Ecuaciones de Nudos y Mallas i CC R B R C B C BE CE B E E o C CE B 1

13 7.3.1 Función de Transferencia del nversor RTL nversor RTL C Transistor cortado si: i C BEon 0 o B 0 Transistor off CE CC Transistor saturado si: B i o B CESat C 0. CE Transistor SAT El resto de valores de i tiene al transistor en su Zona Activa irecta (Z. Lineal): 13

14 7.3. Ejemplo de Cálculo de función de transferencia del nversor RTL i C o B 0 Transistor CE 5. off BEon BESat 70 CESat B C B O Hagamos i > 0.7 y supongamos que Q está en Z. Lineal: i B R C R C C R 5 R C B B ( i i 0.7 R B 0.7) Seguiremos en Z. Lineal siempre que O > CESat O i i Para valores i > 1.39 Q está en Z. Saturación: O 0. i 14

15 7.3. Ejemplo de Cálculo de función de transferencia del nversor RTL O C OH 5 Z. Corte Z. Lineal Z. Saturación O d d O i 7 i B OL 0. BEon BESat 70 CESat O th 9.9 7i i O L 0. 7 th 1.4 H

16 7.3.3 Potencia consumida por el nversor RTL O P C CC B i OH 5 P 0 C P C i 0.7 i B i 5 10K 10K i B OL 0. P 4.8mA5 i 0.8 i 10K BEon BESat 70 CESat O th i O i L 0. 7 th 1.5 H

17 7.3.4 Márgenes de Ruido, Fan-Out NM NM NM OH L 0.5 H L OL H Fan-Out: Máximo Número de Puertas del Mismo tipo que se pueden conectar a la salida de una dada BEon BESat 70 CESat El número Max. de puertas, será aquel que haga NM H =0 ( OH = H ) 17

18 7.3.4 Márgenes de Ruido, Fan-Out C Qi i 0. Qi off R R B C BEon 10K 1K BESat 70 CESat Pero el resto de Transistores estará saturado ( ya que su entrada es un 1-lógico ) C OH 5 C 1 H RB RC N C R RC N B N N

19 7.4 Familia TTL. Nand- TTL -> Lógica Transistor Transistor Puerta Nand de entradas Transistor de Pull-Up Transistor de Pull-own 19

20 7.4.1 Análisis Nand- TTL Si A o B son 0. Q1 SAT ( BEQ1 en directa y BCQ1 en directa) CEQ1 = 0.1 B = 0.1. Q4 Q OFF Q3 OFF OH = 5 BEon = 3.6. F BEon BESat CESat Q Q Q3 Si en algún momento A o B quedan a 0 Q y Q3 seguirán OFF y o = OH (NAN) Si A y B son 0.6. B = 0.7. Q ON Q3 OFF Mayores incrementos de A o B aumentan la tensión B y bajan B4 Comienza a caer o 0

21 7.4.1 Análisis Nand- TTL El siguiente cambio ocurre cuando Q3 ON ( B3 = 0.7 ) Hacemos un análisis β : Q1 Q Q4 BE 3 C 0.7 E E 0.7mA 0.7 1k 0.7mA BEon BESat F CESat Q3 BE O mA1.6k BE 4 Y eso pasa cuando A o B valen: i BEon CESat

22 7.4.1 Análisis Nand- TTL El último cambio ocurre cuando Q3 SAT BEon BESat F CESat Q Q Q4 Q3 CE B4 B3 CE B Z. Lineal B4 BEon BEon o = 0.1 B3 0.1 BESat Para lo cual A y B deben valer: i 1.5 CESat Cuando A y B alcanzan los 1.5 CE1 = 0 Cuando A y B alcanzan los 1.6 EC1 = 0.1 Z. Saturación nversa

23 7.4.1 Análisis Nand- TTL Estaremos en Q1 SAT N hasta que esté polarizada en inversa la unión BE1, sabiendo que: Q4 B1 B1 BEon1 BEon BESat BEon BESat F CESat Q Q Q3 Eso pasará cuando: i. A partir de ahí, Q1 Z. LN N 3

24 7.4. Curva de Transferencia Nand- TTL OH 3. 6 O Q off Q3 off Q on-lin Q3 off Q Q4.48 Q on-lin Q3 on-lin Q1 Q3 Q on-lin Q3 on-sat Q1 lin,inv OL L. i ( y B) A H 4

25 7.4. Curva de Transferencia Nand- TTL Q1 Q Q4 Q3 NM NM NM OH H L OL Min ( NM, NM ) 0.5 H L H L 5

26 7.4. Resumen TTL y RTL OH < (Nand-) OL > 0 Consumo de potencia (con salida estable) Existencia de Fan-Out Circuitos muy rápidos ( elevadas) 6

27 7.5 Familia NMOS. nversor Compuesta por Resistencias y Transistores NMOS Normalmente, son transistores NMOS de enriquecimiento, pero no siempre Son más sencillos de fabricar que las familias bipolares Fan-Out infinito ( G =0) 7

28 7.5 Familia NMOS. nversor El transistor NMOS puede pasar por todas sus zonas de operación dependiendo de los valores de i y o O GS i TO TO Transistor ON Z. Corte o i TO G S GS o i TO TO Transistor SAT Z. Saturación S S GS o i TO TO Transistor LN Z. Lineal i TO 8

29 7.5.1 Función de Transferencia del nversor NMOS i T Transistor OFF 0 O O OH Z. Corte o i TO Z. Saturación G S Z. Lineal i TO 9

30 7.5.1 Función de Transferencia del nversor NMOS i Si o R T Transistor ON i T Transistor SAT o R n ( i T ) OH O Z. Corte Z. Saturación o i TO G S Z. Lineal i TO 30

31 7.5.1 Función de Transferencia del nversor NMOS i Transistor ON Si o R T i T Transistor LN o R n ( i T ) o o OH O Z. Corte Z. Saturación o i TO G S Z. Lineal i TO 31

32 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS Un inversor NMOS tiene: R =10 kω β n =500 μa/ TO =1 =5 OH 5 O Z. Corte Z. Saturación o i TO OH G S Z. Lineal i TO 3

33 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS OL O G i i R o R T 5 o 10 o Transistor ON Si o i T n Transistor LN o R ( n ( T GS ) o o T ) S S OH 5 ma 0.5 (5 1) o o OL Z. Saturación OL OL 0. 5 OL 0. 5 Z. Corte TO Z. Saturación Z. Lineal S o i i 5 33 TO i

34 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS H Si o R o R 5 o 10 do di i ma 0.5 ( i 1) o o 1 T n ( B) Transistor LN o R n ( i T ( GS ) o o T ) S ( A) S OH 5 O Z. Corte Z. Saturación G S Z. Lineal o i TO i TO H 34

35 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS H 5 o 10 do di ma 0.5 ( i 1) o o 1 ( B) ( A) OH 5 O Z. Corte G Z. Saturación S o i TO Para utilizar esto, derivamos los lados de (A) respecto a i quedando: 1 do 0.5 o ( i 1) 10 di o ( i 1) o ( C) Resolviendo (A) y (C): H.43 8 o 0. do di Comprobar Zona LN!! do (B) o di O 0. 8 H. 43 Z. Lineal 35 i

36 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS L 5 o 10 do di n ( 1 GS ( B) T ) ma 0.5 ( i 1) ( A) O 4. 9 O Z. Corte G Z. Saturación S o i TO Para utilizar esto, derivamos los lados de (A) respecto a i quedando: do di 0.5( i 1) Resolviendo (A) y (C): L 1. o 4. 9 (B) ( C) Comprobar Zona SAT!! L 1. Z. Lineal 36 i

37 7.5. Ejemplo de Cálculo de Puntos característicos de la curva de transferencia del nversor NMOS th 5 o n ma ( GS T ) 0.5 ( i 1) 10 5 th ma 0.5 ( th 1) 10 Resolvemos la ec. de segundo grado quedando: OH 5 O Z. Corte G Z. Saturación S o i TO th. 08 th Comprobar Zona SAT!! Z. Lineal i th 37

38 7.5.3 Márgenes de Ruido del nversor NMOS G S NM NM NM OH H L OL Min ( NM, NM ) 0.95 H L H L 38

39 7.5.4 NAN- y NOR- NMOS NOR- NAN- 39

40 7.6 Familia CMOS nversor CMOS i o G S G S i NMOS ON, PMOS OFF o i PMOS ON, NMOS OFF o 40

41 GSn i SGp i TO i TOn TOp Función de Transferencia del nversor CMOS Transistor N ON TOp TOp Transistor P ON O N-Corte G G o i TOp S S o i TO Sn GSn o i TO TOn Transistor N SAT P-LN N-SAT Sp SGp o o i TOp TOp i TOp Transistor P SAT TOp P-SAT N-LN P-Corte i TOn TOp 41

42 7.6.1 Ejemplo de Cálculo de los puntos característicos de la función de transferencia del inversor CMOS Un inversor CMOS tiene: βn=βp TOn =0.8 TOp =-0.8 =5 OH OH 5 O N-Corte o i TOp G G S S o i TO NMOS OFF i 0 PMOS LN 0 P P N p ( SGp TOp ) S S 0 La ecuación anterior admite como solución Sp = -o = 0 TOp P-LN P-SAT TOn N-SAT N-LN TOp P-Corte i Luego OH = o = 5. 4

43 7.6.1 Ejemplo de Cálculo de los puntos característicos de la función de transferencia del inversor CMOS OL O G G S i 5 N N P n NMOS LN PMOS OFF 0 ( GSn TOn ) S S 0 La ecuación anterior admite como solución Sp = o = 0 OH 5 N-Corte o i TOp P-LN N-SAT P-SAT N-LN S o i TO Luego OL = o = 0. TOp OL 5 TOn P-Corte i 5 43 i

44 n ( i Ejemplo de Cálculo de los puntos característicos de la función de transferencia del inversor CMOS NMOS LN Suponemos PMOS SAT N n H ( GSn TOn TOn ) ) o o do di S N 1 S p ( P p ( B) ( SGp i TOp Luego de (A) y (C) resolvemos el sistema: ) TOp ) ( A) Para utilizar esto, derivamos los lados de (A) respecto a i quedando: do do o ( i TOn ) o ( di di o ( i 0.8) (5 i 0.8) ( C) H.95 o i TOp Comprobar Zonas!! P (B) ) O N-Corte P-LN P-SAT o i H TOp N-SAT G G N-LN 44 S S o i P-Corte TO i

45 7.6.1 Ejemplo de Cálculo de los puntos característicos de la función de transferencia del inversor CMOS L NMOS SAT Suponemos N P PMOS LN n p N ( GSn TOn ) ( SGp TOp ) S S n p ( i ) TOn ( i TOp )( o) ( do 1 ( B) di Para utilizar esto, derivamos los lados de (A) respecto a i quedando: ( i ( i TOn ) ( o) ( i do (B) ( o) di 0.8) (5 o) (4. i) (5 o) Luego de (A) y (C) resolvemos el sistema: L.075 o TOp ) P o) do di ( C) Comprobar Zonas!! ( A) O N-Corte P-LN P-SAT o i L G G TOp N-SAT 45 S S o i N-LN TO P-Corte i

46 7.6.1 Ejemplo de Cálculo de los puntos característicos de la función de transferencia del inversor CMOS th NMOS SAT Suponemos N P PMOS SAT n p N ( GSn TOn ) ( SGp n p ( i TOn ) ( i TOp ) TOp ) P O N-Corte o i G G TOp S S o i TO e donde: th TOn n p Si TOn TOp n 1 th. 5 ( th p n p TOp )) Comprobar Zonas!! th P-LN P-SAT th N-SAT N-LN 46 P-Corte i

47 7.6. Márgenes de ruido del inversor CMOS G G S S NM NM NM OH H L OL Min ( NM, NM ).075 H L H L En este ejemplo son iguales porque: n TOn p TOp 47

48 7.6. Conclusiones sobre la función de transferencia del inversor CMOS Potencia Con entradas i = 0 o i = P=0 O N-Corte G G S S OH y OL Son respectivamente y 0. P-LN N-SAT = 0 en los extremos th P-SAT N-LN Si =0 porque N-Corte o P-Corte el transistor que conduce está en Z. Lineal con S o S = 0 P-Corte i th 48

49 7.6.3 Funciones Canónicas CMOS NAN- NOR- Operador AN Operador OR Transistores N en serie Transistores P en paralelo Transistores P en serie Transistores N en paralelo La salida es la negada de las operaciones anteriores 49

50 7.6.3 Funciones Canónicas CMOS F A( B C) E Parte PMOS UAL de la NMOS 50