11-Máquinas Sincrónicas

Tamaño: px
Comenzar la demostración a partir de la página:

Download "11-Máquinas Sincrónicas"

Transcripción

1 11-Máquinas Sincrónicas 11.1 iseños de máquinas sincrónicas 11.2 Análisis de máquinas sincrónicas 11: Máquinas Sincrónicas 1

2 iseño de máquinas sincrónicas: analítico El diseño de maquinas sincrónicas analítico requiere lo siguiente 1. Entender el problema, elegir modelo (Mealy o Moore) y generación de diagrama de estados. 2. Minimizar el número de estados. 3. Elegir codificación y generar tabla de transición de estados (i.e. matriz de transiciones). 4. Usando el teorema de expansión se expande para que la forma de las ecuaciones del output y los estados sea el mismo que las ecuaciones características de los FFs a usar 5. Comparando coeficientes se obtiene el programa de los FFs 11: Máquinas Sincrónicas 2

3 Ejemplo de diseño analítico e la matriz de transiciones (Mealy): z = Q1 x' Q1+ = Q0 x Q0+ = x ada que la ecuaciones características de los FFs JK son: Q1+ = J1Q1' + K1'Q1 Q0+ = J0Q0' + K0'Q0 Usando teorema de expansión: z = Q1 x' Q1+ = Q0 x = Q0xQ1' + Q0xQ1 (se expande en Q1) Q0+ = x = xq0' + xq0 (se expande en Q0) Comparando coeficientes: J1 = Q0x; K1 = Q0' + x'; J0 = x; K0 = x' 11: Máquinas Sincrónicas 3

4 iseño de máquinas sincrónicas: tabular El diseño de máquinas sincrónicas tabular requiere lo siguiente 1. Entender el problema, elegir modelo (Mealy o Moore) y generación de diagrama de estados. 2. Minimizar el número de estados. 3. Elegir codificación y generar tabla de transición de estados (i.e. matriz de transiciones). 4. Usando tabla de transición y tabla de excitación de los distintos FFs generar el matriz de control 5. Con la matriz de control determinar la lógica combinacional de los estados e inputs actúales (e.g. usando Mapa de Karnaugh). Esto también se denomina el programa. 11: Máquinas Sincrónicas 4

5 Ejemplo de diseño tabular Entrega bebida después que 150 pesos son depositados Acepta diferentes monedas 50 (), 100 () o entrega cambio Comienza a funcionar solo después del reset En la ranura de monedas solo cabe una moneda la vez (el input puede ser o no ambos) Reset Coin Sensor Vending Machine FSM Open Release Mechanism Clock 11: Máquinas Sincrónicas 5

6 Ejemplo de diseño tabular (cont) Representación abstracta (Moore) listar secuencias típicas: tres de cincuenta cincuenta, cien cien, cincuenta dos de cien dibujar diagrama de estados: inputs:,, reset output: dar bebida (OPE) asumir: y seteadas por un ciclo [open] cada estado tiene un auto estado para = = 0 (no hay moneda) S7 S3 S8 [open] S1 S4 [open] S0 Reset S2 11: Máquinas Sincrónicas 6 S5 [open] S6 [open]

7 Ejemplo de diseño tabular (cont) Minimizar número de estados reusar estados si es posible 0 50 Reset present inputs next output state state open [open] tabla de estados simbólica 11: Máquinas Sincrónicas 7

8 Ejemplo de diseño tabular (cont) Codificar estados (binaria) present state inputs next state output Q1 Q0 Q1+Q0+ open Seleccionando un FF de la tabla de excitación: 11: Máquinas Sincrónicas 8

9 Ejemplo de diseño tabular (cont) Mapear la lógica Q0 1 Q X X 1 X Q X X 1 X Open Q X X 1 X Q0 Q0 Q0 Q1 1 = Q1 + + Q0 0 = Q0 + Q0 + Q1 + Q1 Q0 OPE = Q1 Q0 11: Máquinas Sincrónicas 9

10 Ejemplo de diseño tabular (cont) Otra codificación (1 encendido) y mapeando a FFs: present state inputs next state output Q3 Q2 Q1 Q0 Q3+Q2+Q1+Q0+ open = Q0 1 = Q0 + Q1 2 = Q0 + Q1 + Q2 3 = Q1 + Q2 + Q2 + Q3 OPE = Q3 11: Máquinas Sincrónicas 10

11 iagramas de Estados de Mealy y Moore Moore outputs asociados con estados Reset + Reset Mealy outputs asociados con transiciones Reset/0 ( + Reset)/0 0 [0] 0 /0 /0 50 [0] /0 50 /0 /0 100 [0] /1 100 /0 + +/1 150 [1] Reset 150 Reset /1 11: Máquinas Sincrónicas 11

12 Ejemplo: Implementación Mealy Reset/0 Reset/0 0 /0 /0 /0 50 /0 /0 / /1 /0 150 Reset /1 Open Q X X 1 X Q0 present stateinputs next state output Q1 Q0 Q1+ Q0+ open OPE = Q0 + Q0 + Q1 + Q1 = Q1 + + Q0 = Q1Q0 + Q1 + Q1 + Q0 11: Máquinas Sincrónicas 12

13 Ejemplo: Implementación Mealy (cont) 0 = Q0 + Q0 + Q1 + Q1 1 = Q1 + + Q0 OPE = Q1Q0 + Q1 + Q1 + Q0 hay que asegurar que OPE es 0 cuando hay reset con compuerta A 11: Máquinas Sincrónicas 13

14 Actividad: iseño Una máquina de estados tiene dos inputs (X1, X2) y un output (Z) 1. iseñe el diagrama de estados para la máquina dada las siguientes especificaciones. El output se mantiene constante: Un reset envía a la máquina al estado S0 con output 0 Secuencia de input X1X2=00, 11 causa que output se convierta en 0 Secuencia de input X1X2=01, 11 causa que output se convierta en 1 Secuencia de input X1X2=10,11 causa que el output se invierta 2. Implementar y minimizar la máquina de estados 3. Generar tabla de transición y lógica combinacional usando J-K FFs (Q+ = JQ + K Q) 11: Máquinas Sincrónicas 14

15 Actividad: iseño Sistema solo tiene que recordar 2 bits de secuencia, esto da cuatro estados S0: Estado inicial out = 0 S2: Posible cambio a out = 0 S1: Posible cambio a out = 1 S2: out = 1 11: Máquinas Sincrónicas 15

16 Actividad: iseño Una máquina de estados tiene un input (X1) y un output (Z) 1. iseñe el diagrama de estados para la máquina dada las siguientes especificaciones. Un reset envía a la máquina al estado S0 (sin output en Z) El output de Z es 1 solo si el numero total de 1s recibidos es divisible por 3 (e.g. 0, 3, 6,...) 2. Implementar y minimizar la máquina de estados 3. Generar tabla de transición y lógica combinacional usando FFs (Q+ = ) 11: Máquinas Sincrónicas 16

17 Actividad: iseño Este sistema se puede implementar en cuatro estados usando Mealy 11: Máquinas Sincrónicas 17

18 11-Maquinas Sincrónicas 11.1 iseños de máquinas sincrónicas 11.2 Análisis de máquinas sincrónicas 11: Máquinas Sincrónicas 18

19 Análisis de maquinas sincrónicas: analítico El análisis analítico de máquinas sincrónicas requiere lo siguiente. 1. eterminar la función lógica combinacional usada para programar los FFs. 2. Remplazar estas ecuaciones de los programas de los FFs en las ecuaciones características de los FFs. 3. e estas nuevas ecuaciones se obtiene la matriz de transición y el mapa de estados. 11: Máquinas Sincrónicas 19

20 Ejemplo analítico 1. eterminar la función lógica combinacional usada para programar los FFs. 2. Remplazar estas ecuaciones de los programas de los FFs en las ecuaciones características de los FFs 3. e esta expresión se obtiene la matriz de transición y el mapa de estados 11: Máquinas Sincrónicas 20

21 Análisis de maquinas sincrónicas: tabular El análisis tabular de máquinas sincrónicas requiere lo siguiente 1. eterminar la función lógica combinacional usada para programar los FFs. 2. eterminar los outputs de los FFs usando los posibles estados e inputs (matriz de programación) 3. Generar tabla de transición de estados usando el programa y las tablas características de los FFs. 4. Generación de diagrama de estados. 11: Máquinas Sincrónicas 21

22 Ejemplo de análisis Se tiene una máquina secuencial de una entrada (X) y una salida (Z) en la cual el reset nos lleva al estado inicial (000). 1. eterminar el programa de los FFs: Reset J A = B C + B x ; K A = B J B = AB + B C ; K B = B J C = A x ; K C = B + x Z = xcb X FSM Clock Z 11: Máquinas Sincrónicas 22

23 Ejemplo de análisis (cont) 2. Generar matrices de programación JA = B C + JB = AB + B C JC = A x B x KB = B KA = B x x KC = B x + x ABC 0 1 ABC 0 1 ABC JAKA JAKA JBKB JBKB JCKC JCKC 11: Máquinas Sincrónicas 23

24 Ejemplo de análisis (cont) 3. Generar tabla de transición de estados Ej: Para calcular A+ cuando ABC = 000, x=0 usar matriz de programación: (J A, K A ) = (1,0), de tabla característica de FF:(J A,K A ) = (1,0)-> Q+ = 1 x x ABC 0 1 ABC 0 1 J K Q(k+1) /0 001/ Q(k) /0 111/ /0 001/ Q (k) /0 000/ /0 110/ /0 111/ /0 000/ /0 000/ A+B+C+/z JAKA JAKA 11: Máquinas Sincrónicas 24

25 Ejemplo de análisis (cont) 4. Asignar una cifra decimal al valor de los estados (ABC) y genera el diagrama de estado de la tabla x ABC /0 1/0 1 6/0 7/0 2 0/0 1/0 3 0/0 0/1 4 6/0 6/0 5 6/0 7/0 6 0/0 0/0 7 0/0 0/1 A+B+C+/z 0/0 1/ /0 4 0/ /0 1/0 1/0 1 0/0 0/0 5 1/0 1/0 1/0 1/1 0/0 7 11: Máquinas Sincrónicas 25

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008 ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,

Más detalles

9-Sistemas Secuenciales

9-Sistemas Secuenciales 9-Sistemas Secuenciales 9. Máquinas de Estados Finitos 9.2 Mealy y Moore 9.3 Implementación en Verilog 9: Secuenciales Abstracción Dividir circuito en lógica combinacional y estado (state) Localizar los

Más detalles

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009 ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 29 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and Randy Katz.

Más detalles

13-Bloques Básicos Secuenciales

13-Bloques Básicos Secuenciales 3-Bloques Básicos Secuenciales 3. Bloques básicos 3.2 Ejemplos de diseños 3: Bloques Básicos Bloques Básicos Secuenciales Bloques básicos secuenciales Contadores Registros de desplazamiento (o corrimiento)

Más detalles

11. ANALISIS DE MAQUINAS SECUENCIALES SINCRONICAS. Red Combinacional

11. ANALISIS DE MAQUINAS SECUENCIALES SINCRONICAS. Red Combinacional ELO2 Sistemas Digitales. NLISIS DE MQUINS SEUENILES SINRONIS Dada una red secuencial sincrónica se desea obtener su diagrama de estados. Y a partir de éste, inferir el funcionamiento de la máquina. En

Más detalles

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008 ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,

Más detalles

Tema 4.2 Diseño de Sistemas Secuenciales

Tema 4.2 Diseño de Sistemas Secuenciales Tema 4.2 Diseño de Sistemas Secuenciales Contenidos Introducción Máquinas de Moore Máquinas de Mealy Ejemplos Bibliografía Diseño Digital. M. Morris Mano. Prentice-Hall Introduccion al Diseño Lógico Digital

Más detalles

Certamen 2 Sistemas Digitales 01/2003 Nombre Solución Rol

Certamen 2 Sistemas Digitales 01/2003 Nombre Solución Rol Certamen Sistemas igitales /3 Nombre Solución Rol. Implementar un sumador binario de dos bits. AB forman un numero binario de dos bits y C forma el otro número binario de dos bits. La salida es un número

Más detalles

Electrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores

Electrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores Electrónica Tema 6 Circuitos Secuenciales Tema 1 Fundamentos de semiconductores 1 Lógica secuencial Un circuito secuencial es aquel cuyas salidas dependen no sólo de las entradas actuales, sino también

Más detalles

Fundamentos de los Computadores Grado en Ingeniería Informática Análisis y diseño de sistemas secuenciales

Fundamentos de los Computadores Grado en Ingeniería Informática Análisis y diseño de sistemas secuenciales 5. Análisis y diseño de sistemas secuenciales (I) Fundamentos de los Computadores Grado en Ingeniería Informática Introducción Objetivos: Comprender el funcionamiento de un circuito secuencial partiendo

Más detalles

Diseño de Sistemas Secuenciales Síncronos. Registros y contadores. Tema 9

Diseño de Sistemas Secuenciales Síncronos. Registros y contadores. Tema 9 Diseño de Sistemas Secuenciales Síncronos. Registros y contadores Tema 9 Al final de este tema sabrás... Diferenciar perfectamente entre sistema combinacional y secuencial Modelar sistemas secuenciales

Más detalles

DISEÑO DE CIRCUITOS SECUENCIALES

DISEÑO DE CIRCUITOS SECUENCIALES DISEÑO DE CIRCUITOS SECUENCILES Circuitos Digitales EC1723 Diseño de circuitos secuenciales (1) partir del enunciado del problema, construir el diagrama de estados y/o la tabla de estados y salidas. Determinar

Más detalles

HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA

HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA f Universidad Rey Juan Carlos Grado en Ingeniería Informática Fundamentos de Computadores HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA 1. Se desea diseñar un circuito que calcule el bit de paridad par sobre

Más detalles

Pr. Dr. Xavier Bonnaire

Pr. Dr. Xavier Bonnaire Pr. Dr. Xavier Bonnaire Slide María Departamento de Informática Temario Introducción Sistemas Combinacionales (SC) Implementaciones de SC mediante PLA Sistemas Secuenciales Slide 2 María Departamento de

Más detalles

Lección 6. Circuitos Secuenciales. Ing. Luis Diego Murillo L1-Control Eléctrico 1

Lección 6. Circuitos Secuenciales. Ing. Luis Diego Murillo L1-Control Eléctrico 1 Lección 6 Circuitos Secuenciales Ing. Luis Diego Murillo L1-Control Eléctrico 1 Agenda Definiciones de lógica secuencial Modelos de circuitos secuenciales Elementos de memoria Cerrojos y Biestables S-R,

Más detalles

Arquitectura de Computadores. Resumen para Certamen 2 Por Franco Zuccar

Arquitectura de Computadores. Resumen para Certamen 2 Por Franco Zuccar Arquitectura de Computadores Resumen para Certamen 2 Por Franco Zuccar Componentes básicos Compuertas logicas (AND, OR, NOT, XOR, NAND y NOR) Flip-Flop s (SR, JK, D y T) Los circuitos combinacionales se

Más detalles

TRAB.PRÁCTICO Nº 1: INTRODUCCIÓN A LAS TÉCNICAS DIGITALES

TRAB.PRÁCTICO Nº 1: INTRODUCCIÓN A LAS TÉCNICAS DIGITALES OBJETIVOS: A partir de los conocimientos adquiridos en las asignaturas previas ( Elementos de Informática y Elementos de Lógica y Matemática Discreta ) relacionados con el Álgebra de Boole y funciones

Más detalles

7.4. Análisis y síntesis de autómatas utilizando registros paralelos Análisis de máquinas de estado con flip-flops D [ Wakerly pág.

7.4. Análisis y síntesis de autómatas utilizando registros paralelos Análisis de máquinas de estado con flip-flops D [ Wakerly pág. 7.4. Análisis y síntesis de autómatas utilizando registros paralelos 7.4.. Análisis de máquinas de estado con flip-flops D [ Wakerly 7.3.4 pág. 553] 7.4...Obtención de las funciones de transición y salida

Más detalles

UNIVERSIDAD DE CASTILLA LA MANCHA ESCUELA SUPERIOR DE INFORMÁTICA. CIUDAD REAL

UNIVERSIDAD DE CASTILLA LA MANCHA ESCUELA SUPERIOR DE INFORMÁTICA. CIUDAD REAL TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 30 ENERO 21 1º A (Superior) 1º B (Sistemas) 1º C (Gestión) SOLUCIONES 1.- Realiza los siguientes cambios de base, poniendo en todos los casos

Más detalles

Diseño de circuitos secuenciales

Diseño de circuitos secuenciales Diseño de circuitos secuenciales Mario Medina C. mariomedina@udec.cl Diseño de circuitos secuenciales sincrónicos Etapas Construir tabla o diagrama de estados Interpretar correctamente el enunciado Definición

Más detalles

Arquitecturas de Computadores. 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R.

Arquitecturas de Computadores. 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R. Arquitecturas de Computadores 4 Sistemas Combinacionales y Secuenciales Prof. Javier Cañas R. Temario 1. Introducción 2. Sistemas Combinacionales (SC) 3. Implantación de SC mediante PLA 4. Sistemas Secuenciales

Más detalles

5. Análisis y diseño de sistemas secuenciales (II) Fundamentos de los Computadores Grado en Ingeniería Informática

5. Análisis y diseño de sistemas secuenciales (II) Fundamentos de los Computadores Grado en Ingeniería Informática 5. Análisis y diseño de sistemas secuenciales (II) Fundamentos de los Computadores Grado en Ingeniería Informática Diseño de sistemas secuenciales Objetivo: generar la implementación de un sistema secuencial

Más detalles

+ Máquinas de Estado Finitas

+ Máquinas de Estado Finitas + Máquinas de Estado Finitas Las máquinas de estado pueden ser: SÍNCRONAS: Necesitan de la intervención de un pulso de reloj. Si la entrada participa también en la salida se denomina Máquina de estado

Más detalles

DISEÑO F.S.M DIGITAL2 YESID SANTAFE

DISEÑO F.S.M DIGITAL2 YESID SANTAFE DISEÑO F.S.M DIGITAL2 YESID SANTAFE los circuitos secuenciales recuerdan lo sucedido en instantes de tiempo anteriores y son capaces de alterar su comportamiento futuro en base a esta información De forma

Más detalles

Organización n del Computador 1. Lógica Digital 2 Circuitos y memorias

Organización n del Computador 1. Lógica Digital 2 Circuitos y memorias Organización n del Computador Lógica Digital 2 Circuitos y memorias Circuitos Secuenciales Circuitos combinatorios Funciones ooleanas El resultado depende sólo s de las entradas También n necesitamos circuitos

Más detalles

Síntesis de circuitos secuenciales síncronos: Máquinas de estados finitos

Síntesis de circuitos secuenciales síncronos: Máquinas de estados finitos Universidad Rey Juan Carlos Síntesis de circuitos secuenciales síncronos: Máquinas de estados finitos Norberto Malpica Ingeniería de Tecnologías Industriales Sistemas Electrónicos Digitales 24-25 Máquinas

Más detalles

Secuenciales II. Diseño de Sistemas con FPGA Patricia Borensztejn

Secuenciales II. Diseño de Sistemas con FPGA Patricia Borensztejn Secuenciales II Diseño de Sistemas con FPGA Patricia Borensztejn Revisado 2014 Modelado de Sistemas Secuenciales Según la función del siguiente estado se dividen en: Circuitos secuenciales regulares: el

Más detalles

Tema 2: Análisis y diseño de circuitos digitales

Tema 2: Análisis y diseño de circuitos digitales Tema 2: Análisis y diseño de circuitos digitales Análisis y diseño de circuitos secuenciales Electrónica Digital 1 Esquema de la presentación 1. Introducción 2. Análisis de circuitos secuenciales 3. Metodología

Más detalles

Circuitos Digitales Avanzados

Circuitos Digitales Avanzados Circuitos Digitales Avanzados M.C. Jorge E. Ibarra Esquer jorgeeie@uabc.mx Contenido Circuitos secuenciales con dispositivos MSI Redes iterativas Circuitos para operaciones aritméticas Dispositivos programables

Más detalles

Circuitos Secuenciales: concepto de estado

Circuitos Secuenciales: concepto de estado Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos

Más detalles

Circuitos Secuenciales

Circuitos Secuenciales Circuitos Secuenciales En la lógica combinacional los circuitos producen una respuesta instantánea, es decir, las salidas se pueden calcular a partir de la combinación de los valores de las entradas en

Más detalles

3-Formas Canónicas. 3: Canónicas 1

3-Formas Canónicas. 3: Canónicas 1 3-Formas Canónicas 3.1 Expresiones canónicas: mintérminos y maxtérminos 3.2 Expansión a las formas canónicas 3.3 Síntesis de las formas canónicas 3.4 Diseño lógico y simplificación 3: Canónicas 1 Expresiones

Más detalles

Figura 1.1 Diagrama en bloque de un Circuito Lógico Secuencial

Figura 1.1 Diagrama en bloque de un Circuito Lógico Secuencial CAPITULO Circuitos Lógicos Secuenciales síncronos. Introducción Los circuitos lógicos secuenciales síncronos son aquellos circuitos donde los valores lógicos de salida dependen de las combinaciones de

Más detalles

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Guía de problemas: Aritmética de Computadores Parte 1: Operaciones básicas con lápiz y papel Problema 1: a)

Más detalles

EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Análisis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Análisis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas EIE 446 - SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Análisis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Entender el concepto de Máquina de estados

Más detalles

Registros y latches multibit. EL-3213 Circuitos Digitales I. Registro de 8 bits (octal register) Otros registros de 8 bits. 74x175

Registros y latches multibit. EL-3213 Circuitos Digitales I. Registro de 8 bits (octal register) Otros registros de 8 bits. 74x175 Registros y latches multibit EL-3213 Circuitos Digitales I 74x175 Registros Contadores Registros de Desplazamiento 1 2 Registro de 8 bits (octal register) 74x374 Salida de 3 estados Otros registros de

Más detalles

SELECCIÓN DE PROBLEMAS

SELECCIÓN DE PROBLEMAS SELECCIÓN DE PROBLEMAS 1. Representación numérica 1.1. Convertir a hexadecimal y a binario las siguientes cantidades: a) 757.25 10 b) 123.17 10 1.2. Se dispone de palabras de 10 bits. Representar mediante

Más detalles

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM) Práctica 7 7.1 Objetivo Control de una Máquina Expendedora Mediante Máquinas de Finito (FSM) El alumno aprenderá la importancia del diseño de una máquina de estados finitos (FSM) para controlar un proceso

Más detalles

T7-SISTEMAS SECUENCIALES

T7-SISTEMAS SECUENCIALES Circuitos ecuenciales 1 T7-ITEMA ECUENCIALE Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. ecuenciales, aquellos cuyas

Más detalles

EL-3213 Circuitos Digitales I. Registros y latches multibit

EL-3213 Circuitos Digitales I. Registros y latches multibit EL-3213 Circuitos Digitales I Registros Contadores Registros de Desplazamiento 1 Registros y latches multibit 74x175 2 Registro de 8 bits (octal register) 74x374 Salida de 3 estados 3 Otros registros de

Más detalles

GUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS

GUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS GUIAS ÚNICAS DE LABORATORIO ECUACIONES DE ESTADO AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS ECUACIONES DE ESTADO Introducción Un circuito secuencial

Más detalles

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 FEBRERO º A (Superior) 1º B (Sistemas) 1º C (Gestión) 1º D (Mixto)

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 FEBRERO º A (Superior) 1º B (Sistemas) 1º C (Gestión) 1º D (Mixto) TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 FEBRERO 2003 1º A (Superior) 1º B (Sistemas) 1º C (Gestión) 1º D (Mixto) TIPO TEST 1ª (CORRECTA 0,6 PUNTOS, ERRÓNEA, -0,3 PUNTOS) TIPO TEST

Más detalles

Modelos de Circuitos FCHE 2011

Modelos de Circuitos FCHE 2011 Modelos de Circuitos Secuenciales: Mealy y Moore FCHE 20 Modelos/Maquinas/Autómatas Mealy: las salidas están en función de dos, el estado presente y las entrada. Moore: Las salidas están en función del

Más detalles

Arquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras

Arquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras 1121025 Arquitecaura de Computadoras - Introducción a la Arquitectura de Computadoras Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma

Más detalles

sistemas secuenciales

sistemas secuenciales 16. Análisis y diseño o de sistemas secuenciales Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción No resulta fácil deducir el funcionamiento

Más detalles

Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS

Tema 7. SISTEMAS SECUENCIALES SISTEMAS SECUENCIALES SÍNCRONOS Fundamentos de Computadores. Sistemas Secuenciales. T7-1 INDICE: Tema 7. SISTEMAS SECUENCIALES INTRODUCCIÓN SISTEMAS SECUENCIALES SÍNCRONOS TIPOS DE BIESTABLES o TABLAS DE ECITACIÓN DE LOS BIESTABLES o

Más detalles

SECUENCIA: A BASE DE LOS 3 TIPOS DE F/F

SECUENCIA: A BASE DE LOS 3 TIPOS DE F/F SECUENCIA: A BASE DE LOS 3 TIPOS DE F/F Diseñe un circuito secuencial basado en Máquinas de Estado Finito (MEF) basado en los modelos MOORE y MEALY. El sistema debe tener una entrada de datos externa llamada

Más detalles

Tema 2: Circuitos Secuenciales

Tema 2: Circuitos Secuenciales Tema 2: Circuitos Secuenciales Contenidos 2. Introducción 2.2 Descripción de un Sistema Secuencial 2.3 Elementos con Memoria 2.4 Análisis y Síntesis de Circuitos Secuenciales 2. Introducción Diagrama de

Más detalles

Lógica Secuencial. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC

Lógica Secuencial. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC Lógica Secuencial Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC Componentes secuenciales Contienen elementos de memoria Los valores de sus salidas dependen de los valores en sus

Más detalles

Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores

Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 7: Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía Introducción Tipos de

Más detalles

GUÍA DE ETS PARA COMPUTACIÓN IV

GUÍA DE ETS PARA COMPUTACIÓN IV GUÍA DE ETS PARA COMPUTACIÓN IV SUPERVISOR - ING. LUIS URIETA PÉREZ PROBLEMAS RESUELTOS. Utilice teoremas, axiomas postulados del álgebra de Boole. Partiendo de que el complemento de una variable es único,

Más detalles

Apéndice 7 Uso de abc Un Sistema para síntesis secuencial y verificación

Apéndice 7 Uso de abc Un Sistema para síntesis secuencial y verificación Apéndice 7 Uso de abc Un Sistema para síntesis secuencial y verificación 7.1. Introducción En las primeras etapas de un diseño digital se requiere obtener la estructura del sistema en términos de componentes

Más detalles

Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores

Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores Problemas temas 5, 6 y 7: 1) Dado el circuito secuencial de la figura, complete el cronograma, indicando el valor en el tiempo de las salidas de los biestables. 2) Dado el circuito de la figura, rellenar

Más detalles

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014.

Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014. Universidad Central de Venezuela Facultad de Ciencias Escuela de Computación Organización y Estructura del Computador II Semestre I-2014 Práctica #3 1) Qué es un latch? Qué es un flip-flop? 2) Si se aplican

Más detalles

Sistemas Digitales. Ejercicios Tema 4. Circuitos Lógicos Secuenciales

Sistemas Digitales. Ejercicios Tema 4. Circuitos Lógicos Secuenciales Sistemas Digitales Ejercicios Tema 4. Circuitos Lógicos Secuenciales Ejercicio 1.- Los latches SR (elementos de memoria más simples) se completaban con un circuito lógico como el mostrado en la figura

Más detalles

6-Simplificación. 6.1 Ejemplos en dos niveles 6.2 Simplificación en dos niveles 6.3 Algoritmos de simplificación. 6: Simplificación 1

6-Simplificación. 6.1 Ejemplos en dos niveles 6.2 Simplificación en dos niveles 6.3 Algoritmos de simplificación. 6: Simplificación 1 6-Simplificación 6.1 Ejemplos en dos niveles 6.2 Simplificación en dos niveles 6.3 Algoritmos de simplificación 6: Simplificación 1 Ejemplo: comparador de dos bits N1 N2 A B C D LT EQ GT A B < C D A B

Más detalles

Por definición, un Autómata de Estados Finitos es una quíntupla compuesta por 5 elementos: A = [E, Z, Q,, ] :Q x E-->Z :Q x E-->Q

Por definición, un Autómata de Estados Finitos es una quíntupla compuesta por 5 elementos: A = [E, Z, Q,, ] :Q x E-->Z :Q x E-->Q TEMA 7: SISTEMAS SECUENCIALES SÍNCRONOS. 7.. Autómata de Estados Finitos. Por definición, un Autómata de Estados Finitos es una quíntupla compuesta por 5 elementos: A = [E, Z, Q,, ] :Q x E-->Z :Q x E-->Q

Más detalles

Máquinas de estados finitas 1 FUNDAMENTOS LÓGICOS ALGEBRA BOOLEANA. Grupo de correo

Máquinas de estados finitas 1 FUNDAMENTOS LÓGICOS ALGEBRA BOOLEANA. Grupo de correo Máquinas de estados finitas FUNDAMENTOS LÓGICOS ALGEBRA BOOLEANA Grupo de correo compformaut@googlegroups.com Máquinas de estados finitas 2 Funciones básicas: AND, OR y NOT y = a+ b y = ab y= a a b y a

Más detalles

Arquitectura de Computadoras para Ingeniería

Arquitectura de Computadoras para Ingeniería Arquitectura de Computadoras para Ingeniería (Cód. 7526) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Circuitos Secuenciales Dana K. Urribarri ACIng 2016 2 Circuitos secuenciales La respuesta

Más detalles

Arquitectura de Computadoras

Arquitectura de Computadoras Arquitectura de Computadoras (Cód. 5561) 1 Cuatrimestre 2016 Dra. Dana K. Urribarri DCIC - UNS Circuitos Secuenciales Dana K. Urribarri AC 2016 2 Circuitos secuenciales La respuesta de un circuito combinacional

Más detalles

CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA

CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA Como vimos en la unidad anterior, un sistema combinatorio se identifica porque la salida del sistema

Más detalles

Electrónica Digital II. M. C. Felipe Santiago Espinosa

Electrónica Digital II. M. C. Felipe Santiago Espinosa Electrónica Digital II M. C. Felipe Santiago Espinosa Octubre de 2014 WinCUPL Software desarrollado por Atmel Corporation. CUPL: Compilador universal para lógica programable (genera archivos para programar

Más detalles

Electrónica Digital. Ing. Javier Soto Vargas Ph.D. ECI TDDA(M) - Javier Soto 1

Electrónica Digital. Ing. Javier Soto Vargas Ph.D. ECI TDDA(M) - Javier Soto 1 Electrónica Digital Ing. Javier Soto Vargas Ph.D. javier.soto@escuelaing.edu.co ECI TDDA(M) - Javier Soto 1 Sistema Digital Manejo de elementos discretos de información. Elementos discretos: Señales eléctricas.

Más detalles

EL Sistemas Digitales

EL Sistemas Digitales EL-4002 Sistemas Digitales Circuitos Secuenciales Parte 1: Elementos de Memoria y Análisis de Circuitos Secuenciales Introducción a los Circuitos Secuenciales Un circuito Secuencial contiene: Elementos

Más detalles

Circuitos Electrónicos. Final Septiembre 2009/2010 Problema 1º parcial

Circuitos Electrónicos. Final Septiembre 2009/2010 Problema 1º parcial Circuitos Electrónicos. Final Septiembre 2009/2010 Problema 1º parcial Se va a diseñar un sistema digital que cuente el número de '1's almacenados en un registro de desplazamiento de 8 bits. Para ello,

Más detalles

TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Secuenciales

TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Secuenciales TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Secuenciales 1) Un contador síncrono ascendente de 0 a 11 es: A Un sistema secuencial con 12 estados, y necesita 4 biestables. B Un sistema secuencial

Más detalles

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO ASIGNATURA: CIRCUITOS DIGITALES II CODIGO: IEE203

UNIVERSIDAD NACIONAL FEDERICO VILLARREAL FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA SÍLABO ASIGNATURA: CIRCUITOS DIGITALES II CODIGO: IEE203 SÍLABO ASIGNATURA: CIRCUITOS DIGITALES II CODIGO: IEE203 1. DATOS GENERALES: 1.1 Departamento Académico : Ingeniería Electrónica e Informática 1.2 Escuela Profesional : Ingeniería Electrónica 1.3 Ciclo

Más detalles

Secuenciales II. Diseño de Sistemas con FPGA Patricia Borensztejn

Secuenciales II. Diseño de Sistemas con FPGA Patricia Borensztejn Secuenciales II Diseño de Sistemas con FPGA Patricia Borensztejn En la clase pasada Hicimos un contador universal Algunos de ustedes se dieron cuenta que la frecuencia de conteo, no podía ser la frecuencia

Más detalles

Introducción Tipos de FF Ejercicios. Lógica Digital. Circuitos Secuenciales. Francisco García Eijó

Introducción Tipos de FF Ejercicios. Lógica Digital. Circuitos Secuenciales. Francisco García Eijó Circuitos Secuenciales Organización del Computador I Departamento de Computación - FCEyN UBA 13 de Abril del 2010 Agenda 1 Repaso 2 ué son los circuitos secuenciales? 3 Tipos de Flip-Flops 4 Ejercicios

Más detalles

Es un lenguaje para describir diseños de sistemas digitales en forma jerárquica. Advanced Boolean Equation Language.

Es un lenguaje para describir diseños de sistemas digitales en forma jerárquica. Advanced Boolean Equation Language. Apéndice 2 1 Uso de Abel A2.1 Introducción La minimización de funciones booleanas basada en mapas de Karnaugh se torna impracticable a medida que el número de variables aumenta; no es recomendable usar

Más detalles

PROBLEMAS DE APLICACIÓN CON FLIP FLOP

PROBLEMAS DE APLICACIÓN CON FLIP FLOP Oscar Ignacio otero H. PROLEMS DE PLIIÓN ON FLIP FLOP PLIIÓN 1: andas Transportadoras () El sistema posee: 1 sensor de proximidad 1 motor para la banda transportadora 1 1 émbolo retráctil (ME) para empujar

Más detalles

PARTE I. TÉCNICAS DE DISEÑO ELECTRÓNICO MEDIANTE LENGUAJES DE DESCRIPCIÓN HARDWARE

PARTE I. TÉCNICAS DE DISEÑO ELECTRÓNICO MEDIANTE LENGUAJES DE DESCRIPCIÓN HARDWARE PARTE I. TÉCNICAS DE DISEÑO ELECTRÓNICO MEDIANTE LENGUAJES DE DESCRIPCIÓN HARDWARE TEMA 3. Modelos de sistemas con VHDL Curso 05/06 1 TEMA 3. Modelos de sistemas digitales 3.1 Sistemas combinacionales

Más detalles

FUNDAMENTOS DEL MATERIAL INFORMÁTICO TEMA 4 Problemas Propuestos

FUNDAMENTOS DEL MATERIAL INFORMÁTICO TEMA 4 Problemas Propuestos FUNDAMENTOS DEL MATERIAL INFORMÁTICO TEMA 4 Problemas Propuestos P.. Se desea diseñar un contador binario de tres bits, cuyo contenido se incremente de una en una unidad si la señal de control externa

Más detalles

EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas

EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas EIE 446 - SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Entender el concepto de Máquina de estados

Más detalles

8-Síntesis Multinivel

8-Síntesis Multinivel 8-Síntesis Multinivel 8.1 Lógica de dos niveles con NOR y NN 8.2 Lógica multinivel 8.3 ompuertas N, OR, INVERT (OI) 8.4 Introducción a síntesis multinivel 8: Multinivel 1 Lógica de dos niveles con NOR

Más detalles

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1) LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1) 1. CONVERSORES DE CODIGO La disponibilidad de una gran variedad de códigos para los mismos elementos discretos de información origina el uso de

Más detalles

Circuitos Electro nicos. Primer parcial, curso Primer Problema

Circuitos Electro nicos. Primer parcial, curso Primer Problema Circuitos Electro nicos. Primer parcial, curso 200-20 Primer Problema Se desea diseñar un cruce de semáforos simple, accionado de manera automática o manual. Cuando funcione de manera automática, deberá

Más detalles

Notas de Teórico. Circuitos Secuenciales

Notas de Teórico. Circuitos Secuenciales Departamento de Arquitectura Instituto de Computación Universidad de la República Montevideo - Uruguay Circuitos Secuenciales Arquitectura de Computadoras (Versión 4.3-2012) Instituto de Computación -

Más detalles

Teoría de la Computación y Lenguajes Formales

Teoría de la Computación y Lenguajes Formales Teoría de la Computación y Lenguajes Formales Prof. Hilda Y. Contreras Departamento de Computación hyelitza@ula.ve hildac.teoriadelacomputacion@gmail.com Contenido Tema 2: Autómatas con salidas y aplicaciones:

Más detalles

2-Funciones y representaciones booleanas

2-Funciones y representaciones booleanas 2-Funciones y representaciones booleanas 2.1 Lógica y álgebra de Boole 2.2 Funciones booleanas 2.3 Representaciones de funciones booleanas. 2.4 Funciones de varias variables. 2: Funciones booleanas 1 Lógica

Más detalles

INDICE Control de dispositivos específicos Diseño asistido por computadora Simulación Cálculos científicos

INDICE Control de dispositivos específicos Diseño asistido por computadora Simulación Cálculos científicos INDICE Parte I. La computadora digital: organización, operaciones, periféricos, lenguajes y sistemas operativos 1 Capitulo 1. La computadora digital 1.1. Introducción 3 1.2. Aplicaciones de las computadoras

Más detalles

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA PRÁCTICAS DE CIRCUITOS LÓGICOS LABORATORIO DE COMPUTACIÓN IV PRÁCTICA NOMBRE

Más detalles

Practica 9 Estilos de codificar a estados FCE

Practica 9 Estilos de codificar a estados FCE Practica 9 Estilos de codificar a estados FCE2015-04-07 Parte 1. Diagramas de estado con VHDL Parte2. Cartas ASM con VHDL Introducción En el diseño de sistemas digitales, una parte importante es poder

Más detalles

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Síntesis de Máquinas de Estados Nota: Tiene problemas adicionales interactivos para teléfonos Android en: https://play.google.com/store/apps/details?id=com.sequentialcircuits

Más detalles

Universidad Carlos III de Madrid Electrónica Digital Ejercicios

Universidad Carlos III de Madrid Electrónica Digital Ejercicios 1. Dado el circuito secuencial de la figura, dibuje un cronograma indicando las formas de onda que se obtendrían en Q0, Q1, Q2 y Q3. Notación: C: Entrada de reloj, activa por flanco de subida S: Entrada

Más detalles

2).Diseñar los circuitos cuyas tablas de estados son las siguientes:

2).Diseñar los circuitos cuyas tablas de estados son las siguientes: EJERCICIOS Tema 7 Ejercicios Síncronos 1) Deduce las tablas de estado que se correponden con los siguientes diagramas de estado. 2).Diseñar los circuitos cuyas tablas de estados son las siguientes: 0 1

Más detalles

TEMA 10. CIRCUITOS SECUENCIALES

TEMA 10. CIRCUITOS SECUENCIALES TEMA 10. CIRCUITOS SECUENCIALES http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/ 1 TEMA 10. CIRCUITOS

Más detalles

Introducción Flip-Flops Ejercicios Resumen. Lógica Digital. Circuitos Secuenciales - Parte I. Francisco García Eijó

Introducción Flip-Flops Ejercicios Resumen. Lógica Digital. Circuitos Secuenciales - Parte I. Francisco García Eijó Lógica Digital Circuitos Secuenciales - Parte I Francisco García Eijó Organización del Computador I Departamento de Computación - FCEyN UBA 7 de Septiembre del 2010 Agenda 1 Repaso 2 Multimedia Logic 3

Más detalles

Máquinas de estado finito y expresiones regulares

Máquinas de estado finito y expresiones regulares Capítulo 3 Máquinas de estado finito y expresiones regulares En este tema definiremos y estudiaremos máquinas de estado finito, llamadas también máquinas de estado finito secuenciales o autómatas finitos.

Más detalles

Tema 7. Análisis de Circuitos Secuenciales

Tema 7. Análisis de Circuitos Secuenciales Tema 7. Análisis de Circuitos Secuenciales Máquinas de estado finito (FSM). Análisis de circuitos secuenciales síncronos. Introducción al diseño secuenciales síncronos. de circuitos Contadores. Registros

Más detalles

CONTADORES Y SECUENCIADORES

CONTADORES Y SECUENCIADORES Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público

Más detalles

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 JULIO SOLUCIÓN

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 JULIO SOLUCIÓN TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 JULIO 2006. SOLUCIÓN Tipo test (0,4 puntos correcta, 0 puntos en blanco y 0,2 puntos incorrecta) 1. El resultado en complemento a 2 de la

Más detalles

Sistemas Digitales. Diseño lógico con Verilog. Sinopsis. Prólogo.

Sistemas Digitales. Diseño lógico con Verilog. Sinopsis. Prólogo. 1 Sistemas Digitales. Diseño lógico con Verilog. Sinopsis. El texto está orientado a un primer curso de diseño lógico en programas de estudios de ingenieros eléctricos, electrónicos, telemáticos y de ciencias

Más detalles

11. Calcula el binario natural, el BCD natural y el hexadecimal equivalentes al decimal

11. Calcula el binario natural, el BCD natural y el hexadecimal equivalentes al decimal SISTEMAS DE NUMERACIÓN 1.Calcula el número decimal equivalente al binario 1101101 2 2. Calcula el decimal equivalente al número binario 11111111111 2 3. Calcula el binario natural y el BCD natural equivalentes

Más detalles

ISLD. Diagrama de Karnaugh

ISLD. Diagrama de Karnaugh Página de Introducción a los Sistemas Lógicos y igitales TPNº 3 ISL TPNº3 iagrama de Karnaugh Ejercicio nº Convertir las siguientes funciones a la primera forma canónica y representarlas utilizando el

Más detalles

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009

ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2009 ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2009 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd edition. Gaetano Borriello and Randy Katz.

Más detalles

FUNDAMENTOS DE COMPUTADORES INGENIERÍA TÉCNICA INFORMÁTICA DE GESTIÓN

FUNDAMENTOS DE COMPUTADORES INGENIERÍA TÉCNICA INFORMÁTICA DE GESTIÓN FUNDAMENTOS DE COMPUTADORES INGENIERÍA TÉCNICA INFORMÁTICA DE GESTIÓN LISTADO DE PRÁCTICAS CURSO 2005/2006 Practicas de Fundamentos de Computadores (05/06) 2 Práctica 1 Construcción de Funciones Lógicas

Más detalles