Uso de (don t care) en VHDL
|
|
- Andrés Maestre Ortiz de Zárate
- hace 5 años
- Vistas:
Transcripción
1 Uso de (don t care) en VHDL Nota Técnica 04 Cristian Sisterna Introducción El valor ' - ', comúnmente llamado don't care o no importa, normalmente es usado en funciones booleanas para representar indistintamente un '' o un '0'. Se usa principalmente para minimizar una función booleana al poder usar el valor lógico ('' o '0') que resulta en una menor implementación del hardware de la función. Sin embargo en VHDL el tipo std_logic define a ' - ' como un valor en sí. Es decir no puede ser indistintamente '' o '0' porque es ' - '. Veremos a continuación como se describe en VHDL una función en la que ' - ' puede tomar valor '' o '0'. Nota: en alguna bibliografía se usa 'X' en lugar de ' - ' para representar el don't care. En VHDL 'X" es otro valor definido en el tipo std_logic, por lo que NO se debe usar para representar don't care. 'X' en VHDL es un valor 'don't know', o 'no sé'. ' - ' como entrada en funciones Booleanas Normalmente las funciones booleanas son representadas por una tabla de verdad que describe los distintos valores que se obtendrán en la salida de la función como respuesta a distintos valores de entrada. Veamos un ejemplo, la función de un decodificador con prioridad tiene la siguiente tabla de verdad: Entrada Salida I2 I I0 D D C7 Tecnología NT 4 V.
2 Fácilmente se puede observar que la salida de la función es '0' cuando I2 es '', sin importar en lo más mínimo el valor de I e I0. Así, la tabla de verdad se puede re-escribir de manera reducida teniendo en cuenta lo recién explicado, quedando expresada de la siguiente manera: Entrada Salida I2 I I0 D D ' - ' como salida en funciones Booleanas En el caso de usar ' - ' como el valor que toma la función ante cierta condición de entrada, significa que realmente el valor de la salida 'no importa' que sea '0' o ''. Aunque esto suene raro, como no va importar el valor de salida?!?!?!, en realidad se usa para los casos en que esa condición/valor particular de las entradas no es esperado, ni debería darse bajo ninguna circunstancia. Veamos en detalle la siguiente tabla de verdad: Entrada Salida a b f Para este caso cuando la entrada es '' la salida puede ser '' o '0'. Sí, por ejemplo cuando se implementa la función, y se le asigna valor '0' para la combinación de entradas '', el mapa de Karnough de la función es el siguiente: a 0 b 0 f = a b+ab C7 Tecnología NT 4 V. 2
3 Y la función resultante de la lectura del mapa es, f = a'b + ab' Cuando se le asigna un valor '', el respectivo mapa de Karnough es: 0 b f = a+b y la función resultante: f = a+b. Esta última función requiere menos hardware, por ello el uso de ' - ' puede ser importante en casos en que el número de componentes lógicos (compuertas, LUTs, etc) sea calve en el diseño que se quiere implementar. Uso de ' - ' en VHDL El valor ' - ' está definido en el tipo std_logic. SIN EMBARGO, VHDL considera ' - ' como un valor lógico en sí, totalmente diferente de lo explicado anteriormente. Es decir ' - ' no puede tomar valor '0' o '' porque en sí tiene un valor, que es ' - '. Así por ejemplo el siguiente código evalúa siempre como falso, if data = "- - " then...; La razón porque esta comparación es siempre falso es porque nunca en hardware existirá el valor " - - " para data. Veamos entonces como hacer para que ' - ' pueda, de algún modo, ser usado como es usado en el álgebra de Boole, pudiendo tomar valor '' o '0'. Uso de ' - ' como entrada en código VHDL Usando los conocimientos de VHDL (q se supone q tienes :)... ) la tabla de verdad del decodificador con prioridad se podría describir como: C7 Tecnología NT 4 V. 3
4 y <= "0" when I = "--" else -siendo I la concatenación de I2 I I0 2 "0" when I = "0-" else 3 "00" when I = "00" else 4 "00"; Escrito como está, este código NO describe un decodificador con prioridad, porque?... Bien, cuando este código es implementado la condición "--" o la condición "0-" NUNCA es verdadera. Porque?... como ya se sabe físicamente en un circuito digital solo se tienen dos valores lógicos o '' o '0'. Así, si por ejemplo la señal de entrada tienen un valor "", ninguna expresión de la instrucción when será verdadera y el valor asignado a Y será el valor que se le asigna cuando ninguna de las anteriores es verdadera, es decir en este caso se le asigna "00'. Una solución a este problema sería describir el decodificador con prioridad de la siguiente manera: y <= "0" when I(2) = '' else 2 "0" when I(2 downto ) = "0" else 3 "00" when I(2 downto 0) = "00" else 4 "00"; Cuya versión usando instrucción if en un proceso es la siguiente: addr_dec_proc: process(i) 2 begin 3 if ((I(2) = '')then 4 y <= "0"; 5 elsif (I(2 downto ) = "0") then 6 y <= "0"; 7 elsif (I(2 downto 0) = "00") then 8 y <= "00"; 9 else 0 y <= "00"; endif; 2 end process addr_dec_proc; Estas dos últimas versiones describen un poco mejor lo que se desea implementar. Sin embargo hay una manera de describir lo mismo pero usando el valor - de la forma que comúnmente se usa en el algebra de Boole. C7 Tecnología NT 4 V. 4
5 En el paquete numeric_std hay una función llamada std_match(), que básicamente realiza una interpretación de ' -' de acuerdo a lo q el diseñador espera, es decir trata el valor ' - ' del tipo std_logic como valor '' o '0'. La función compara dos vectores de tipo std_logic_vector e interpreta ' - ' como un valor 'no importa', y da como resultado un boolean (F/T). Usando la función std_match() se puede re-escribir el primer ejemplo como: if std_match(data, " - - ") then.... Lo que hace la función std_match() es comparar el vector data con el vector " - - ", evaluando como verdadero si el primer y el último elemento de data son '', sin interesar los otros dos valores. Nota: std_match también puede usarse con tipos unsigned, signed, std_ulogic, std_ulogic_vector, y std_logic. Del mismo modo el código del decodificador con prioridad anterior puede re-escribirse así: use ieee.numeric_std.all; y <= "0" when std_match(i, "--") else 5 "0" when std_match(i, "0-") else 6 "00" when std_match(i, "00") else 7 "00"; Uso de ' - ' como salida en código VHDL Es bastante común el uso de ' - ' en una salida. Normalmente se lo utiliza como el valor que se la asigna a la salida cuando todos los valores de entradas han sido ya asignados y queda solo 'when others', 'else',etc. Por ejemplo la tabla de verdad descrita anteriormente se puede describir en VHDL de la siguiente manera: tmp <= a & b; 2 with tmp select 3 y <= '0' when "00", 4 '' when "0", 5 '' when "0", 6 '-' when others; C7 Tecnología NT 4 V. 5
6 De este modo el sintetizador puede utilizar el '-' como '' o '0' para optimizar el hardware a implementar. C7 Technology Copyright 202. All rights reserved. Este documente puede ser copiado y distribuido libremente. Si es copiado por favor mantenga el logo e información de la compañía. Si parte del documento es cortado y pegado, por favor mencione C7 Technology como fuente de información. Gracias C7 Tecnología NT 4 V. 6
Uso de (don t care) en VHDL
Uso de (don t care) en VHDL Cristian Sisterna Introducción El valor ' - ', comúnmente llamado don't care o no importa, normalmente es usado en funciones booleanas para representar indistintamente un ''
Memorias ROM: FPGA-VHDL Cómo???
Memorias ROM: FPGA-VHDL Cómo??? Nota Técnica 03 Cristian Sisterna Introducción Básicamente hay dos formas de que una memoria ROM sea implementada en un FPGA a partir del código VHDL: - Deduciendo la memoria
Frecuencia Máxima de un Sistema Digital Sincrónico (Básico)
Frecuencia Máxima de un Sistema Digital Sincrónico (Básico) Nota Técnica 8 Cristian Sisterna Introducción Comúnmente se expresa que un sistema puede funcionar satisfactoriamente a 100MHz, o a 133MHz o
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 3
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 3 PREGUNTA (2 puntos).a) ( punto) Dibuje el diagrama conceptual correspondiente al fragmento de código Fragmento..b) ( punto) Dibuje
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2016
Solución al Trabajo Práctico - Junio de 2016 EJERCICIO 1 Se desea diseñar un circuito digital que implemente las funciones F y G cuya tabla de verdad se muestra a continuación, que dependen de las tres
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2017
Solución al Trabajo Práctico - Junio de 2017 EJERCICIO 1 Se desea diseñar un circuito digital que implemente las funciones F y G cuya tabla de verdad se muestra a continuación, que dependen de las tres
LABORATORIO DE CIRCUITOS DIGITALES (2005-II) SEGUNDA CLASE DE VHDL
LABORATORIO DE CIRCUITOS DIGITALES (25-II) SEGUNDA CLASE DE VHDL TIPOS y MODOS DE DATOS DESCRIPCIÓN CONCURRENTE Sentencias de asignación: with select, when - else DESCRIPCIÓN COMPORTAMENTAL Procesos asíncronos
INGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2017, Primera Semana
Solución al examen de Junio 2017, Primera Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4 y x5 entre los instantes
SÍNTESIS DE CIRCUITOS DIGITALES CON VHDL.
SÍNTESIS DE CIRCUITOS DIGITALES CON VHDL. 1 Proceso automático, realizado por una herramienta software, para la generación de una representación con puertas lógicas de una descripción VHDL. Las herramientas
Sistemas Electrónicos Digitales Curso de adaptación al Grado
Práctica Práctica 2 Sistemas Electrónicos Digitales Curso de adaptación al Grado Sistemas combinacionales con VHDL Universidad de Alicante Ángel Grediaga 2 Índice INTRODUCCIÓN... 3 2 CIRCUITOS COMBINACIONALES...
Diseño de Sistemas Electrónicos Digitales Avanzados
Práctica 1 Práctica Diseño de Sistemas Electrónicos Digitales Avanzados Sistemas combinacionales con VHDL Universidad de Alicante Ángel Grediaga Índice 1 Introducción... 3 Circuitos combinacionales...
VHDL. Lenguaje de descripción hardware
VHDL. Lenguaje de descripción hardware Modelado combinacional 26 A.G.O. All Rights Reserved Modelado combinacional El modelado de sistemas combinacionales es muy sencillo, puesto que en todo momento las
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Septiembre de 2016
Solución al Trabajo Práctico - Septiembre de 2016 EJERCICIO 1 Se desea diseñar un circuito digital que implemente la función F cuya tabla de verdad se muestra a continuación, que depende de las tres variables
5. Decodificadores. Salida _1= A A A A = m = M ... Electrónica Digital. Tema
5. Decodificadores La función de un decodificador es la siguiente: ante una combinación concreta binaria de entrada (correspondiente a una combinación de algún código binario), activar una salida correspondiente
Tema 4 - Bloques combinacionales
- Bloques combinacionales Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma Metropolitana Unidad Azcapotzalco Email: erm@correo.azc.uam.mx
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2014
Solución al Trabajo Práctico - Junio de 2014 EJERCICIO 1 En la Figura 1.1 se muestra el símbolo lógico de un circuito digital cuya función es contabilizar el número de señales de entrada que tienen valor
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 5
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 5 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x, z1 y z2
Practica No. 5 Diseño de un Multiplicador
Practica No. 5 Diseño de un Multiplicador Objetivo: Diseñar un módulo de multiplicación utilizando diferentes métodos, entender las ventajas y desventajas de cada uno de ellos. Aprender a usar procesos
INGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2014
Solución al examen de Septiembre 2014 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, temp4, temp5, temp6 y x4 entre los instantes
Tema 3 - Modelado con HDL a nivel RTL
- Modelado con HDL a nivel RTL Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma Metropolitana Unidad Azcapotzalco Email: erm@correo.azc.uam.mx
Comparador de 1 bit Tabla de verdad y circuito lógico A B A > B A = B A < B
Comparadores Índice Descripción Comparador de 1 bit Tabla de verdad Circuito lógico Comparador de N bits Circuito comercial 74LS85 Tabla de verdad Circuito lógico Comparador 8 bits serie Comparador 16
Código concurrente en VHDL [5]
Código concurrente en VHDL [5] Lab. Sistemas Digitales Universidad Técnica Particular de Loja Prof: Diego Barragán Guerrero Oct. 2014 - Feb. 2015 Lab. Sistemas Digitales (UTPL) IET Oct. 2014 - Feb. 2015
Practica No. 5 Diseño de un Multiplicador
Practica No. 5 Diseño de un Multiplicador Objetivo: Diseñar un módulo de multiplicación utilizando diferentes métodos, entender las ventajas y desventajas de cada uno de ellos. Aprender a usar procesos
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 8
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 8 PREGUNTA 1 (3 puntos) Escriba en VHDL, de las formas que se detallan a continuación, la architecture que describe el comportamiento
El código concurrente esta destinado únicamente para el diseño de circuitos combinacionales.
Código Concurrente Código Concurrente El código VHDL puede ser concurrente o secuencial. Únicamente las sentencias colocadas dentro de un PROCESS, FUNCTION o PROCEDURE (los últimos dos son llamados subprogramas)
VHDL. Lenguaje de descripción hardware Estructura Básica de diseño
VHDL. Lenguaje de descripción hardware Estructura Básica de diseño 2007 A.G.O. All Rights Reserved Estructura de un diseño en VHDL LIBRARY declaraciones VHDL estructura básica ENTITY caja negra ARCHITECTURE
Operadores y atributos en VHDL [1]
Operadores y atributos en VHDL [1] Sistemas Digitales Avanzados Universidad Técnica Particular de Loja Prof: Diego Barragán Guerrero Oct. 2014 - Feb. 2015 Sistemas Digitales Avanzados (UTPL) IET Oct. 2014
INGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2013, Segunda Semana
Solución al examen de Junio 2013, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4, x5 entre los instantes
INGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2015, Segunda Semana
Solución al examen de Junio 2015, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4 entre los instantes 0
Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
Sistemas Digitales - Examen temas, 2 y 3 - (6 de Abril 206) EXAMEN RESUELTO Problema-. Modelo-A (Calificación 0 puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de
INGENIERÍA DE COMPUTADORES 3. Solución al examen de Septiembre 2016
Solución al examen de Septiembre 2016 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3 y x4 entre los instantes 0 y 100 ns.
8. Multiplexores Digitales
8. Multiplexores Digitales El multiplexor permite seleccinar del total de líneas de entrada una única y trasladar la información que conlleva dicha línea a la salida del circuito. Suele utilizarse para
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2012
Solución al Trabajo Práctico - Junio de 2012 EJERCICIO 1 A continuación se muestran dos funciones lógicas F y G, que dependen de las cuatro variablesa,b,cydde la forma mostrada a continuación: F = A B
PRACTICA 3. Lenguaje de descripción de hardware VHDL.
Lenguaje de descripción de hardware VHDL. Objetivo: El alumno analizara de que partes escenciales conta un codigo hecho atravez del lenguaje de descripcion de hardware VHDL, asi tambien que implica la
SINTAXIS BÁSICA DEL VHDL SIMPLIFICADO
SINTAXIS BÁSICA DEL VHDL SIMPLIFICADO ENTIDAD: ARQUITECTURA: ENTITY IS PORT : : END ; = IN / OUT / IN OUT ARCHITECTURE
LENGUAJE VHDL. Ing. Wilmer Naranjo 1
LENGUAJE VHDL Ing. Wilmer Naranjo 1 DESCRIPCIÓN EN VHDL Al inicio de los 80 s diversos grupos de investigadores empiezan a crear y desarrollar los llamados "lenguajes de descripción de hardware" cada uno
Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
EXAMEN RESUELTO Problema-. Modelo-B (Calificación puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de una sola cifra en su entrada, este circuito: ) Indique, si el
INTRODUCCIÓN AL LENGUAJE VHDL PARA CIRCUITOS
INTRODUCCIÓN AL LENGUAJE VHDL PARA CIRCUITOS COMBINACIONALES UNIDAD VI Diseño Digital HLD Opción de diseño para sistemas electrónicos elaborados. Integrar más dispositivos en un circuito integrado. VHDL
Los multiplexores son dispositivos de varias entradas que permiten seleccionar la señal que llega a una de éstas y transmitirla a la salida.
Los multiplexores son dispositivos de varias entradas que permiten seleccionar la señal que llega a una de éstas y transmitirla a la salida. En electrónica digital un multiplexor equivale a un conmutador.
Introducción a VHDL. Por: Carlos A. Fajardo UIS - Sistemas Digitales
Introducción a VHDL Por: Carlos A. Fajardo cafajar@uis.edu.co Lenguajes de Descripción de Hardware Netlist: conjunto de instrucciones que indican el interconexionado entre los componentes de un diseño
A (A3, A2, A1, A0) B (B3, B2, B1, B0) A (A0, A1, A2, A3) B (B0, B1, B2, B3) 0 to 3. 3 downto 0
Fundamentos de lógica digital. VHDL Declaración de entidades utilizando vectores El acomodo de los bits vector que componen un bus puede ser ordenado de forma ascendente o descendente, por ejemplo para
SISTEMAS DIGITALES VHDL
SD SISTEMAS DIGITALES VHDL Fredy Hernán Riascos Campiño Practica 1a: Implementación de un incrementador: Se he de implementar un modulo incrementador (INC), Este modulo no es mas que un sumador y un registro
Recursos y Metodologías. Función. Programas
Recursos y Metodologías Sistema Digital Estructura { + Función Descripción Datos R. Cómputo R. Almacenamiento R. Conexionado { Comandos Implementación Full-custom Semi-custom Gate Arrays Programas Lenguaje
Electrónica Digital Departamento de Electrónica VHDL. Bioingeniería Facultad de Ingeniería - UNER
Electrónica Digital Departamento de Electrónica VHDL Bioingeniería Facultad de Ingeniería - UNER VHDL VHSIC Hardware Design Language VHSIC Very High Speed Integrated Circuits Verilog Handel C Celóxica
INDICE. Definición de codificador Tipos de codificadores. Ejercicios. Referencias. Codificadores sin prioridad Codificadores con prioridad
INDICE Definición de codificador Tipos de codificadores Codificadores sin prioridad Codificadores con prioridad Circuito comercial de la familia 74 Descripción VHDL del dispositivo Ejemplos de aplicaciones
6. Codificadores. Electrónica Digital. Tema
6. Codificadores Un codificador realiza la función inversa al decodificador, es decir, al activarse una de las entradas, en la salida aparece la combinación binaria correspondiente al número decimal activado
Estructura de un Código VHDL
Estructura de un Código VHDL Unidades Fundamentales Un código VHDL se compone de tres secciones: Library/Package (declaración de bibliotecas o paquetes) Contiene una lista de todas las bibliotecas o paquetes
Tipos de datos en VHDL
Tipos de datos en VHDL Sistemas Digitales Avanzados Universidad Técnica Particular de Loja Prof: Diego Barragán Guerrero Oct. 2014 - Feb. 2015 Sistemas Digitales Avanzados (UTPL) IET Oct. 2014 - Feb. 2015
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 4
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 4 PREGUNTA (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales in, in2, s, s2,
VHDL: Código Secuencial. Arquitectura del Computador 2017
VHDL: Código Secuencial Arquitectura del Computador 2017 PROCESSES, FUNCTIONS y PROCEDURES Solo se ejecuta secuencialmente el código que se encuentra dentro de PROCESSES, FUNCTIONS o PROCEDURES. Cualquiera
1. Módulo de desarrollo Spartan 3 STARTER KIT con un FPGA xc3s200 ft256 2. Software de diseño XILINX ISE versión 10.1
Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC1723, Circuitos Digitales Trimestre Septiembre-Diciembre 2008 Realización: Semana 8. Miércoles 5 de Noviembre Laboratorio Práctica 4:
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD ELECTRÓNICA BOLETÍN 2. CURSO 2003/04
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD ELECTRÓNICA BOLETÍN 2. CURSO 2003/04 1. Dado un decodificador de dos entradas (DEC 2:4), dar la descripción estructural, la descripción
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 6
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 6 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x, z1,z2 y
INGENIERÍA DE COMPUTADORES 3. Solución al examen de Junio 2014, Primera Semana
Solución al examen de Junio 2014, Primera Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales x1, x2, x3, x4, x5 entre los instantes
MAQUINA DE ESTADO FINITO (FSM) Autómata finito
MAQUINA DE ESTADO FINITO (FSM) Autómata finito Modelo de Mealy E Lógica del próximo estado Q t+1 M E M O R I A Q t Lógica de salida S Ck Q t+1 = f (E, Q t ) S = g (E, Q t ) Modelo de Moore E Lógica del
INFORME LABORATORIO No.1 Implementación de sistemas combinacionales en VHDL Diseño de una ALU. Nelson Antonio Becerra Carrillo
INFORME LABORATORIO No.1 Implementación de sistemas combinacionales en VHDL Diseño de una ALU Nelson Antonio Becerra Carrillo nelsonabc25@hotmail.com Jaime Alberto López Rincón jaimealopezr@yahoo.com Universidad
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 10
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación 10 PREGUNTA 1 (1.5 puntos) Dibuje el diagrama conceptual correspondiente a: 1.a) (0.75 puntos) Las sentencias if anidadas siguientes:
UNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López.
UNIVERSIDAD CARLOS III DE MADRID Ejercicios de VHDL Circuitos Integrados y Microelectrónica Luis Entrena Celia López Mario García Enrique San Millán Marta Portela Almudena Lindoso Problema 1 Se pretende
El código concurrente está destinado para el diseño de circuitos combinacionales.
Código Secuencial Código Secuencial El código concurrente está destinado para el diseño de circuitos combinacionales. Por su parte, el código secuencial puede ser usado indistintamente para el diseño de
VII. Múltiples Procesos en una Arquitectura. F. Santiago E.
VII. Múltiples Procesos en una Arquitectura 1 Introducción El Mundo No es Secuencial. Todos los vehículos se mueven al mismo tiempo, es decir, concurrentemente. Cada vehículo es un sistema, se tienen sistemas
ELECTRÓNICA DIGITAL 24-I Determinar el valor decimal de los números expresados en Complemento a 2. (0.25 puntos).
ELECTRÓNICA DIGITAL 24-I-2014 PREGUNTAS TEÓRICO PRÁCTICAS: 1. Determinar el valor decimal de los números expresados en Complemento a 2. (0.25 puntos). 11111100-4 10101010-86 01010110 86 2. Determinar el
Tipos de Datos en VHDL
Tipos de Datos en VHDL Tipos de Datos Advertencia. Para escribir código VHDL en forma eficiente, es indispensable conocer los tipos de datos permitidos, como especificarlos y como usarlos. En VHDL los
Realizar un descripción VHDL de las siguientes funciones lógicas, o grupos de funciones lógicas
Problemas propuestos Realizar un descripción VHDL de las siguientes funciones lógicas, o grupos de funciones lógicas F(A, B, C) = AB + A B C F(A, B, C, D) = C (A + D) (A + B + D) F(A, B, C, D) = A + B
MAQUINA DE ESTADO FINITO (FSM) Autómata finito
MAQUINA DE ESTADO FINITO (FSM) Autómata finito Modelo de Mealy E Lógica del próximo estado Q t+1 M E M O R I A Q t Lógica de salida S Ck Q t+1 = f (E, Q t ) S = g (E, Q t ) Modelo de Moore E Lógica del
INGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2012
Solución al examen de Septiembre 212 PREGUNTA 1 (2 puntos) 1.a) (1 punto) Dibuje el diagrama conceptual correspondiente al fragmento de código Fragmento 1. 1.b) (1 punto) Dibuje el diagrama conceptual
Decodificadores/Demultiplexores. Grupo 9 Javier de Gregorio Menezo Laro de la Fuente Lastra Raúl Fernández Díaz
Decodificadores/Demultiplexores Grupo 9 Javier de Gregorio Menezo Laro de la Fuente Lastra Raúl Fernández Díaz Decodificadores Un decodificador (DEC) es un circuito combinacional que convierte un código
PRUEBA DE ENTRADA E P3 P2
PONTIFICIA UNIVRSIDAD CATÓLICA DL PRÚ STUDIOS GNRALS CINCIAS DANIL LLAMOCCA PRUBA D NTRADA NOMBR : FCHA: / /5 CÓDIGO : LAB. Nº: HORARIO: H-44. Complete el diagrama de tiempos del siguiente circuito (determine
Introducción al VHDL. VHDL orientado a la síntesis de circuitos en Dispositivo Lógicos Programables
Introducción al VHDL VHDL orientado a la síntesis de circuitos en Dispositivo Lógicos Programables Introducción Lenguaje de descripción de dispositivos Hardware. Diferencias con lenguajes de programación:
Prof. Dr.-Ing. F. Schubert VHDL
Very high speed integrated circuits Hardware Description Language standardizado en 1987 por I (Institute of lectrical and lectronics ngineers) como I 1076-1987 87 Revisionado en 1993 I 1076-1993 93 SIMULADOR
2. Sumadores. Diagrama. Donde a y b son los bits a sumar, S el. resultado de la suma y C el acarreo generado. b EB. Circuito. Tabla de verdad.
2. Sumadores Los sumadores son cirtuitos muy utilizados en muchos tipos de sistemas digitales en los que se procesan datos numéricos. Para comprender su diseño y funcionamiento se parte del diseño de un
DISEÑODE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS.
Práctica 3 DISEÑODE SISTEMAS ELECTRÓNICOS DIGITALES AVANZADOS. Descripción VHDL de sistemas secuenciales Ángel Grediaga Olivo Universidad Alicante 1 Práctica 3 Descripción de registros y memorias Objetivos
INGENIERÍA DE COMPUTADORES 3. Solución al Trabajo Práctico - Junio de 2013
Solución al Trabajo Práctico - Junio de 2013 EJERCICIO 1 En la Figura 1.1 se muestra el símbolo lógico de un circuito digital cuya función es encender una luz de aviso de un coche. Este circuito enciende
Modelación Funcional de Bus (Bus Functional Model)
Modelación Funcional de Bus (Bus Functional Model) Nota Técnica 09 Cristian Sisterna Introducción BFM es una sigla muy usada en el ámbito de diseño de HDL-FPGA, sin embargo no todos saben que es ni a que
VHDL: Tipos de datos. Arquitectura del Computador 2017
VHDL: Tipos de datos Arquitectura del Computador 2017 Paquetes y librerías Package standard de library std: Define BIT, BOOLEAN, INTEGER y REAL. Package std_logic_1164 de library ieee: Define STD_LOGIC
Clase Nº 2. Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA. Trimestre Enero - Marzo 2006
EC2175 Ingeniería Electrónica 2 Clase Nº 2 Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Trimestre Enero - Marzo 2006 Objetivos de aprendizaje Conocer las operaciones lógicas básicas: AND, OR y NOT Estudiar
Curso a Distancia INTRODUCCIÓN AL DISEÑO DIGITAL CON VHDL Y LÓGICA PROGRAMABLE. Ing. Arturo J. Miguel de Priego Paz Soldán.
Curso a Distancia INTRODUCCIÓN AL DISEÑO DIGITAL CON VHDL Y LÓGICA PROGRAMABLE Ing. Arturo J. Miguel de Priego Paz Soldán www.tourdigital.net Chincha, Perú 30 de octubre de 2008 Capítulo 4 DESCODIFICADORES
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 1
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación PREGUNTA (3 puntos) Escriba en VHDL la architecture que describe el comportamiento de un contador síncrono ascendente módulo 4 en
+ Máquinas de Estado Finitas
+ Máquinas de Estado Finitas Las máquinas de estado pueden ser: SÍNCRONAS: Necesitan de la intervención de un pulso de reloj. Si la entrada participa también en la salida se denomina Máquina de estado
Sistemas Digitales I
UNIVERSIDAD INDUSTRIAL DE SANTANDER Sistemas Digitales I Taller No1 Profesor: Carlos A. Fajardo Mayo de 2015 Temas: Representación digital de los Datos, Algebra de Boole, Funciones Lógicas, Introducción
INGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2013
Solución al examen de Septiembre 2013 PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales clk, x, a, b, c e y entre los instantes 0 y 1000
4.3. Lenguaje VHDL Declaración de Packages
4.3. Lenguaje VHDL El lenguaje VHDL (Very High Speed Integrates Circuit Hardware Description Language) es un lenguaje estándar utilizado para la descripción de los sistemas digitales. En este apartado
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA ELECTRÓNICA TRABAJO TUTORADO DE VHDL. Primer Cuatrimestre Curso 2005/2006.
INFORMÁTICA INDUSTRIAL. 3º INGENIERÍA TÉCNICA ELECTRÓNICA TRABAJO TUTORADO DE VHDL. Primer Cuatrimestre Curso 2005/2006. OBJETIVOS: Con este proyecto se pretende que el alumno practique y afiance los conocimientos
DESCRIPCIÓN DE CIRCUITOS DIGITALES
DESCRIPCIÓN DE CIRCUITOS DIGITALES Circuitos combinacionales Circuitos secuenciales Organización del diseño. Diseño genérico Operaciones iterativas Autores: Luis Entrena, Celia López, Mario García, Enrique
INGENIERÍA DE COMPUTADORES III. Solución al examen de Junio 2012, Segunda Semana
Solución al examen de Junio 2012, Segunda Semana PREGUNTA 1 (2 puntos) Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señalesx1,x2,x3,x4,x5 entre los instantes 0 y
2384-27. ICTP Latin-American Advanced Course on FPGADesign for Scientific Instrumentation. 19 November - 7 December, 2012
2384-27 ICTP Latin-American Advanced Course on FPGADesign for Scientific Instrumentation 19 November - 7 December, 2012 Sequential Logic Described in VHDL - A Design Example ARTECHE DIAZ Raul Center of
CIRCUITOS MULTIPLEXORES Y DEMULTIPLEXORES
Oscar Ignacio Botero Henao. CIRCUITOS MULTIPLEXORES Y DEMULTIPLEXORES MULTIPLEXOR (MUX) Un Multiplexor (MUX) es un circuito combinacional al que entran varios canales de datos, y sólo salen los datos del
UNIVERSIDAD DE SEVILLA Dpto. de Ingeniería Electrónica. Introducción a los lenguajes HDL y conceptos. Octubre de 2007
UNIVERSIDAD DE SEVILLA Dpto. de Ingeniería Electrónica AREA DE TECNOLOGIA ELECTRONICA VHDL Introducción al lenguaje VHDL Introducción a los lenguajes HDL y conceptos básicos de VHDL Octubre de 2007 Tema
TEMA 0: Introducción: Aspectos Tecnológicos y Metodológicos del diseño de sistemas
TEMA 0: Introducción: Aspectos Tecnológicos y Metodológicos del diseño de sistemas Curso 07/08 Departamento de Arquitectura y Tecnología de Sistemas Informáticos - Facultad de Informática - Universidad
VHDL Y FPGA LENGUAJE VHDL
VHDL Y FPGA LENGUAJE VHDL VHDL es un lenguaje de alto nivel que describe todas las características de circuitos electrónicos digitales de variada complejidad. El significado de las siglas VHDL es V de
DE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL
EJERCICIOS DE SISTEMAS ELECTRÓNICOS DIGITALES: HOJA 2 2 o CURSO DE INGENIERÍA TÉCNICA INDUSTRIAL. ESPECIALIDAD EN ELECTRÓNICA INDUSTRIAL LENGUAJES DE ALTO NIVEL 1) Realiza en RTL un comparador de dos buses
Tema 5. Circuitos MSI
Tema 5. Circuitos MSI Multiplexores. Decodificadores/demultiplexores. Implementaciones de funciones lógicas con multiplexores y decodificadores. Codificadores con prioridad. Sumadores. Comparadores. Diseño
Ejemplos y tipos de datos 4.1 Ejemplos simples 4.2 Definición de nuevos tipos de datos 4.3 Ejemplos de máquinas de estados 4.
Tema 4: Ejemplos y tipos de datos 4.1 Ejemplos simples 4.2 Definición de nuevos tipos de datos 4.3 Ejemplos de máquinas de estados 4.4 Atributos Tema 4: Ejemplos y tipos de datos 4.1 Ejemplos simples 4.2
Arquitectura de Computadores. Práctica 1: Diseño Hardware de Procesadores. Práctica 1/1
Arquitectura de Computadores Práctica 1: Diseño Hardware de Procesadores Práctica 1/1 Práctica 1 Ejercicio 1: Modelado VHDL de la etapa IF en el procesador DLX32 Ejercicio 2: Ampliación Y Especialización
Generador de Secuencia Binaria Pseudo Aleatoria
Generador de Secuencia Binaria Pseudo Aleatoria Nota Técnica 12 Cristian Sisterna Introducción La generación de una secuencia pseudo aleatoria de números binarios es muy útil en ciertas ambientes de test
DECODIFICADORES. Para cualquier código dado en las entradas solo se activa una de las N posibles salidas. 2 N
DECODIFICADORES Tienen como función detectar la presencia de una determinada combinación de bits en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida. Un decodificador
Objetos de VHDL. Un objeto en VHDL es un elemento que contiene un valor de tipo específico de dato
Objetos de VHDL Un objeto en VHDL es un elemento que contiene un valor de tipo específico de dato Objetos que se pueden manipular en VHDL y sus tipos -3 clases principales de objetos: SEÑALES: similares
CONTADORES. Definición. Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos.
CONTADORES Definición Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos Descripción VHDL Ejercicios Definición Un contador es un circuito digital