GUIAS ÚNICAS DE LABORATORIO SISTEMA DIGITAL CON MEMORIA EPROM AUTOR: ALBERTO CUERVO

GUIAS ÚNICAS DE LABORATORIO SISTEMA DIGITAL CON MEMORIA EPROM AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS

SISTEMA DIGITAL CON MEMORIA EPROM Introducción. El artículo presente describe un proyecto que puede ser realizado por estudiantes de un primer curso sobre circuitos digitales. Tiene como objetivos reforzar los conocimientos que tienen los estudiantes de memoria EPROM, utilizando la misma en la obtención de la raíz cuadrada de un número entero de dígitos y grabando la misma en el programador universal disponible en el laboratorio de Electrónica de la Universidad Santiago de Cali. Planteamiento del problema. Se debe diseñar un sistema digital que obtenga la raíz cuadrada de un número entero N de dos dígitos, esto es, 0 N 99. El resultado debe poderse visualizar en un display de dos dígitos, por tanto tendrá un dígito decimal. Por ejemplo si N = 87, entonces el resultado que aparecerá en el display será 9.3. El sistema digital constará de un teclado decimal para colocar el número N con su correspondiente display de dígitos. Se deberá utilizar una memoria EPROM 7C64 para tener almacenados o grabados los resultados en forma de tabla. La introducción del número N en el sistema debe ser similar a como se introduce un número en una calculadora, esto es, si N=87, al presionar la tecla 8, este número aparece en la posición de las unidades. Posteriormente al presionar la tecla 7, este número aparece en la posición de las unidades y el 8 se corre a la posición de las decenas. Diagrama funcional En la figura se muestra el diagrama funcional del sistema digital que cumple con los requerimientos planteados.

0 TECLADO 3 DECINAL 4 5 libre de ruido de rebote 6 7 8 9 I0 I DAV I I3 o0 I4 o I5 o I6 o3 codificador I7 del I8 teclado I9 A7 A6 A5 A4 A3 A A A0 dirección EPROM datos D7 D6 D5 D4 D3 D D D0 registro decenas registro unidades Decodificador BCD / 7 segmentos Decodificador BCD / 7 segmentos Decodificador BCD / 7 segmentos Decodificador BCD / 7 segmentos. N N Figura. Diagrama funcional En la figura, al presionar una tecla decimal se activa la salida correspondiente del teclado. El codificador se encarga de generar en su salida O3O O0 el código BCD del número decimal y generar un pulso DAV: dato válido cuando este código ya se encuentre disponible en la salida. Como el pulso DAV es aplicado simultáneamente al reloj de los dos registros, en el registro de las decenas se almacenará lo que esté en el registro de las unidades y en este último se almacenará la salida del codificador, es decir, el código BCD de la tecla presionada. Las salidas de los dos registros se aplican a decodificadores BCD/7 Segmentos y las salidas de estos a displays para visualizar el número N tecleado.

Las salidas de los dos registros, que no es más que el número N en el código BCD, se aplican a la entrada de dirección de una memoria EPROM para buscar la N. Así, si N=87 (0000), en esta dirección de memoria deberá estar grabado o almacenado el dato 93 (0000). Las salidas de la EPROM se aplican a decodificadores BCD/7 Segmentos y de estos a displays para visualizar la N. Ruido de rebote Un switch o interruptor mecánico genera en su salida lo que se conoce como ruido de rebote. Suponga que se tiene el circuito que se muestra en la figura. voltaje en la salida R presión salida voltaje en la salida t ruido de rebote (b) tiempo (a) (c) tiempo Figura. (a) circuito, (b) señal ideal y (c) señal real Cuando el switch se encuentra abierto, la salida del inversor se encontrará en 0 lógico ya que su entrada se encuentra conectada a ( lógico) a través de la resistencia R como se muestra en la figura. Suponga que en el instante t se presiona el switch para cerrarlo. Al hacer contacto la lámina móvil con el pin se coloca tierra (0 voltios) a la entrada del inversor colocándose la salida del mismo en lógico como se muestra en la figura b. Sin embargo, al golpear la lámina móvil el punto, esta rebota encontrándose el switch cerrado y abierto repetitivamente hasta que definitivamente se quede cerrado, generándose por tanto la señal que se muestra en la figura c. La frecuencia con que rebota el switch es relativamente alta y el tiempo que demora el ruido de rebote en la mayoría de los switches encontrados varía entre 0 y 0 milisegundos aproximadamente. Este ruido de rebote puede causar muchos inconvenientes en los sistemas digitales. Así por ejemplo, si la señal en c se aplica a un contador, este contará muchos pulsos al presionar una sola vez un switch, etc.

En el caso que nos ocupa, si la señal DAV tuviese la característica que se muestra en la figura c, se aplicarían muchos pulsos a las entradas de reloj de los registros y si la tecla presionada es por ejemplo un 5, ambos registros almacenarían este número y en el display aparecería el número N = 55 con sólo presionar el nº 5 una sola vez. Supresión del ruido de rebote El ruido de rebote de un switch o una tecla puede ser eliminado utilizando un latch SR como se muestra en la figura 3. Latch PRESIONAR R Q SALIDA R R salida Q t 3 Q S Q S R t (a) (b) (c) Figura 3. (a) Latch SR, (b) latch SR con NANDs y (c) señal obtenida En la figura 3, al no estar presionada la tecla, el punto hace contacto con el punto activando la entrada de Reset con un 0 y colocando Q=0. Si en t=t se presiona la tecla, el punto hace contacto con el punto 3 activándose con un 0 la entrada de Set y colocando la salida Q=. Si a continuación la lámina móvil rebota separándose del punto 3, las dos entradas del latch se inactivan con y no cambia de estado, obteniéndose la señal que se muestra en la figura 3c sin ruido de rebote. Teclado decimal De acuerdo con el análisis anterior, el teclado decimal sin ruido de rebote consistirá de 0 teclas del 0 al 9 con diez circuitos biestables (latch) como se muestra en la figura 4.

0Kohmios 0 Tecla 0 0Kohmios 0Kohmios 0 Tecla 0Kohmios ver lista de elementos 0Kohmios 9 Tecla 9 0Kohmios 9 Figura 4. Teclado decimal libre de ruido de rebote Codificador del teclado. Este circuito tiene como función la de generar el código BCD en dependencia de la entrada que se active, esto es, de la tecla que sea presionada. También la de generar el pulso DAV cuando el código BCD esté disponible en la salida O3O O0 Para encontrar el circuito del codificador del teclado se puede construir la tabla que se muestra.

Número de la tecla presionada Entradas al codificador Salidas del codificador I0 I I I3 I4 I5 I6 I7 I8 I9 O 3 O O O 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3 0 0 0 0 0 0 0 0 0 0 0 4 0 0 0 0 0 0 0 0 0 0 0 0 5 0 0 0 0 0 0 0 0 0 0 0 6 0 0 0 0 0 0 0 0 0 0 0 7 0 0 0 0 0 0 0 0 0 0 8 0 0 0 0 0 0 0 0 0 0 0 0 9 0 0 0 0 0 0 0 0 0 0 0 Tabla. Tabla del codificador De la tabla anterior se pueden obtener las siguientes funciones para las salidas del codificador: O3 = I8 + I9 O = I4 + I5 + I6 + I7 O = I + I3 + I6 + I7 y O0 = I + I3 + I5 + I7 + I9 Con las funciones anteriores se puede obtener el circuito que se muestra en la figura 6. Como el pulso DAV debe generarse con cualquier tecla que se presione, esta salida será una OR de todas las entradas al codificador. La función de los 4 inversores será demorar este pulso (4 veces la demora de propagación de un inversor) para que ocurra cuando el codigo en BCD en las salidas O3OOO0 se encuentre disponible y estable. Los circuitos integrados requeridos para este codificador serán: circuitos integrados de compuertas OR de 4 entradas, circuito integrado de 4 compuertas OR de entradas, circuito integrado de compuerta OR de 8 entradas y circuito de 6 inversores.

codificador I0 I I I3 I4 I5 I6 I7 I8 I9 ver lista de elementos DAV O3 O O O0 Figura 5. Circuito del codificador del teclado Registros. Para almacenar el número N se utilizarán circuitos integrados 74LS94A. Estos circuitos son registros de desplazamiento de 4 bits como se muestra en la figura 6. 3 4 5 6 0 9 S A B C D S0 SR SER SL SER CLR 74LS94A reloj QA QB QC QD 5 4 3 Descripción: A,B,C,D : entradas de datos en paralelo QA,QB,QC,QD : salida de datos CLR : entrada asincrónica de borrado, se activa con 0 SR SER : entrada para desplazamiento a la derecha SL SER : entrada para desplazamiento a la izquierda SS0 : Modo de operación 7 S S0 0 0 0 0 no opera desplaza a la derecha desplaza a la izquierda carga o almacena los datos de entrada Las operaciones anteriores se efectúan en sincronismo con el flanco positivo de los pulsos aplicados a la entrada de reloj Figura 6. Registro de desplazamiento bidireccional de 4 bits.

El circuito con los registros para almacenar el número N se muestra en la figura 7. 4.7 Kohmios Del codificador del teclado O3 O O O0 S A B C D S A B C D S0 S0 SR SER SL SER SR SER SL SER CLR CLR DAV 74LS94A 74LS94A QA QB QC QD QA QB QC QD A la entrada de dirección de la EPROM A7 A0 Al decodificador BCD/ 7segmentos (decenas) Al decodificador BCD/ 7segmentos (unidades) Figura 7. Circuito de registros Observe que los registros de la figura 7 están colocados en el modo de carga de datos en paralelo ya que SS0 =. De esta forma, cuando se presione una tecla y se origine el pulso DAV, estos registros almacenaran los datos que estén presentes en sus entradas con el flanco positivo de este pulso. Similarmente las entradas de CLR se colocaron en fijo para que estén inactivas.

Decodificador BCD/7 segmentos y display. El decodificador BCD/7 segmentos que se debe utilizar dependerá del tipo de display que se utilice, esto es, si es de ánodo común o de cátodo común. Se utilizará un display de ánodo común como se muestra en la figura 8, por lo que se utilizará el circuito integrado 7447A el cual es un decodificador de colector abierto BCD/ 7 segmentos cuyas salidas se activan con 0. (La salida activa queda conectada a tierra a través de un transistor) dpa b c d e f g dp a b c d e f g dp. a f b g e c d común común LEDs (a) (b) Figura 8. (a) display de 7 segmentos (b) circuito de ánodo común En la figura 9 se muestra el circuito de los displays de 7 segmentos alimentados por los decodificadores 7447A. En esta figura, cuando el circuito 7447A recibe el código DCBA = 00 por ejemplo, produce en sus salidas el código abcdefg = 00000, circulando corriente por los LEDs abcdg, iluminándose por tanto el número 3 en el display, etc. Las resistencias de 0 ohmios tienen como misión limitar las corrientes que circulan por los LEDs. En el display de las unidades de la N se debe colocar un punto fijo, por lo que el terminal dp del mismo debe ir conectado a tierra a través de una resistencia de 0 ohmios como se muestra en la figura 9.

EPROM Registros De las salidas de los registros o de las salidas de la memoria EPROM D7 D6 D5 D4 QA QB QC QD D3 D D D0 QA QB QC QD 6 7 6 7 3 4 5 D C B A 3 D C B A LT LT 4 BI/RBO 7447A BI/RBO 7447A 5 RBI RBI a b c d e f g a b c d e f g 0 0hmios 3 0 9 5 4 3 0 9 5 4 6 3 0 8 7 dp a b c d e f g a b c d e f g dp 4.7 KOHMIOS NTE3050.. común común NTE3050 4 Figura 9. Decodificadores BCD/ 7 segmentos y displays En la figura 9, las entradas LT, RBI y BI /RBO tienen un fijo aplicado para que se encuentren inactivas. La entrada LT (Lamp test) se utiliza para probar el display ya que cuando se activa esta entrada todas las salidas abc g se hacen 0 y se deben iluminar todos los segmentos. Si se activa la entrada BI no se activa ninguna salida del decodificador y el display permanece apagado. Si se activa la entrada RBI y la entrada al decodificador es un 0 (DCBA=0000) tampoco se activa ninguna salida y también el display permanecerá sin iluminarse.

Memoria EPROM El circuito integrado que se utiliza para la memoria EPROM es el 7C64, el cual consiste de una memoria EPROM de 8 Kbytes con 3 líneas de dirección como se muestra en la figura 0. de los registros decenas unidades QAQBQCQDQAQBQCQD 3 4 5 3 4 5 6 7 8 9 0 0 CE OE A AA0 A9 A8 A7 A6 A5 A4 A3 A A A0 dirección EPROM 7C64 datos de salida O7 O6 O5 O4 O3 O O O0 D7 D6 D5 D4 D3 D D D0 9 8 7 6 5 3 Vcc Vpp PGM Vss 4 8 7 D C B A D C B A decenas unidades a los decodificadores BCD/ 7 segmentos de la raíz cuadrada de N Figura 0. Memoria EPROM Las entradas CE y OE están conectadas a tierra para habilitar el circuito y las salidas respectivas del mismo. Como solamente son necesarias 8 líneas de dirección (A7A6 A0), el resto de las líneas son conectadas a tierra, por lo que solamente estarán disponibles 56 localizaciones y de estas sólo se grabarán datos en 00. Para la grabación de los datos en la memoria EPROM se utilizará el programador universal marca XELTEK disponible en el laboratorio de la universidad Santiago de Cali conectado al puerto paralelo de la impresora de un computador personal habilitado para este objetivo. Después de conectar la energía eléctrica al programador, abra el programa SuperPro Lx(L+), asegurándose de no tener conectado todavía ningún circuito integrado al programador universal. Si no aparece ningún error en la pantalla del computador, haga

click en Select para seleccionar la memoria 7C64. Inserte su dispositivo en la base disponible en el programador y haga click en Edit para introducir los datos que deben ser grabados en cada dirección de memoria. Las direcciones de memoria en la EPROM 7C64 van de 0000hex a FFFhex. Una vez introducidos los datos, la ventana de Buffer Edit aparecerá como se muestra en la tabla. DIRECCIÓN HEX 00000000 00 0 4 7 0 4 6 8 30 FF FF FF FF FF FF 0000000 3 33 35 36 37 39 40 4 4 44 FF FF FF FF FF FF 0000000 45 46 47 48 49 50 5 5 53 54 FF FF FF FF FF FF 00000030 55 56 57 57 58 59 60 6 6 6 FF FF FF FF FF FF 00000040 63 64 65 66 66 67 68 69 69 70 FF FF FF FF FF FF 00000050 70 7 7 73 73 74 75 75 76 77 FF FF FF FF FF FF 00000060 77 78 79 79 80 8 8 8 8 8 FF FF FF FF FF FF 00000070 84 84 85 85 86 87 87 88 88 89 FF FF FF FF FF FF 00000080 89 90 9 9 9 9 93 93 94 94 FF FF FF FF FF FF 00000090 95 96 96 96 97 97 98 98 99 99 FF FF FF FF FF FF 000000A0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF 000000B0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF 000000C0 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF etc. Tabla. Ventana de Buffer Edit Las direcciones y los datos en la tabla anterior se encuentran en hexadecimal. En cada fila hay 6 localizaciones, correspondiendo la dirección que aparece en la columna de la izquierda a la dirección de la primera localización de la fila. Así por ejemplo, en la tercera localización de la primera fila aparece el número 4 porque esa localización tiene por dirección el número 000 y =.4. Cuando en una localización no se graba ningún dato aparece FF. Todas las localizaciones de todas las filas comenzando en la dirección 00A0 contendrán FF por lo que haga click en Fill. Coloque 00A0 en Fill Start Adress, FFF en Fill End Adress y FF en Fill Data. Luego de esta operación haga click en OK para llenar toda la tabla. Una vez terminado de introducir todos los datos, haga click en Prog para que su memoria quede grabada con los datos introducidos.

Lista de elementos. En la tabla 3 se relacionan los elementos utilizados para el montaje del sistema digital descrito. Lista de elementos Item Referencia Descripción Cant Comentarios 74LS00 4 NAND de entradas 5 Para eliminar ruido de rebote CD407B 4 OR de entradas Para el codificador del teclado 3 CD407B OR de 4 entradas Para el codificador del teclado 4 CD4078B OR/NOR de 8 entradas Para el codificador del teclado 5 CD4006B 6 Inversores tipo Schmitt Para el codificador del teclado 6 74LS94A Registro de 4 bits 4 7 7447A Decodificador BCD/ 7seg. 4 Salidas de colector abierto 8 NTE3050 Display de ánodo común 4 9 7C64 Memoria EPROM Capacidad de 8 Kbytes 0 Resistencia 0Ω, ¼ w 9 Resistencia 0 KΩ, ¼ w 0 Resistencia 4.7 KΩ, ¼ w 3 Teclado decimal Teclas: polo, posiciones 4 Fuente de energía Salida estabilizada en +5 v. 5 tarjeta de circuito impreso 6 cables, estaño, etc. Tabla 3. Lista de elementos. En la figura se muestran los circuitos integrados de las compuertas donde se pueden identificar los números de los pines de los mismos. Consideraciones Finales. En los momentos de redactar el presente artículo, los estudiantes han manifestado ciertas dificultades para conseguir en el mercado el teclado decimal con teclas de polo, posiciones. Para obviar este inconveniente se podría utilizar el circuito que se muestra en la figura.

4 3 0 9 8 VDD 4 3 0 9 8 VDD NC Vss 3 4 5 6 7 3 4 5 NC 6 VSS 7 CD407B CD407B 4 3 0 9 8 VDD NC 4 3 0 9 8 VDD NC VSS 3 4 5 6 7 CD4078B VSS 3 4 5 6 7 CD4006B Figura. Compuertas lógicas En esta figura se utiliza un capacitor para impedir que el voltaje a la entrada del inversor alcance el valor Vp, el cual es el nivel del voltaje de entrada en el inversor para el cual la salida experimenta una transición de a 0. Observe que este inversor debe ser CMOS, no TTL. En el circuito CD4006B, Vp =.9 voltios con una fuente de alimentación de Voltaje en el capacitor +5v rebote 00 Kohmios VP VN IIL CD4006B salida salida tiempo tecla n 0.47 microfaradios Inversor CMOS entrada tipo Schmitt Trigger tiempo Figura. Alternativa para eliminar el ruido de rebote

Si fuese TTL, la corriente IIL del mismo contribuiría a cargar al capacitor más rápidamente cuando la tecla se abre. En un circuito CMOS la corriente IIL es prácticamente cero. Como la duración del rebote en la mayoría de los switches encontrados en la práctica varía entre 0 y 0 milisegundos, se utiliza una constante de tiempo RC = 0.47x00 = 47 milisegundos, lo suficientemente larga para lograr este objetivo. De utilizarse esta alternativa, no habría necesidad de utilizar el latch que se muestra en la figura 3. Similarmente se podría también utilizar el circuito integrado CD4047B como codificador del teclado. Como se muestra en la figura 3, éste es un codificador de prioridad de 0 entradas y 4 salidas BCD, es decir, a la salida se obtiene el código BCD de acuerdo a la entrada más prioritaria que se active con un lógico. Se debe señalar que este circuito opera con lógica negativa, por lo que en el caso de ser utilizado se deben hacer las modificaciones pertinentes. 5 3 3 4 5 0 0 3 4 5 6 7 8 9 D C CD4047B B A bit de mayor orden 4 6 7 9 bit de menor orden pin 8: tierra pin 6: +5voltios Figura 3: Codificador de prioridad de 0 a 4 líneas Conclusiones En el presente artículo se ha descrito un sistema digital para obtener la raíz cuadrada de un número entero de dos dígitos utilizando una memoria EPROM en forma de tabla, en la cual las raíces cuadradas de los númeron están grabadas en forma permanente. Se debe observar que nada más se necesita una memoria de 56 bytes (8 líneas de dirección). La memoria 7C64 fue utilizada por su disponibilidad en el laboratorio de Electrónica de la Universidad Santiago de Cali. Bibliografía. Víctor P. Nelson, H. Troy Nagle, Bill D. Carroll y J. David Irwin, Análisis y Diseño de Circuitos Lógicos Digitales, Prentice-Hall Hispanoamericana S.A., 996. M. Morris Mano, Lógica Digital y Diseño de Computadores, Editorial Dossat S.A., 98 3. J.F. Wakerly, Digital Design Principles and Practices, ª ed., Englewood Cliffs, NJ: Prentice-Hall, 984.