Objetivo Principal: Laboratorio 4. Redes Combinacionales II Diseñar y verificar redes combinacionales más complejas, en cuanto a tamaño y número de variables, utilizando dispositivos más complejos que compuertas lógicas simples. Objetivos Específicos: - Conocer el funcionamiento y desarrollo historico del uso de EEPROM. - Aplicar el lenguaje ABEL en el diseño de redes combinacionales complejas. - Conocer el ambiente de diseño de dispositivos programables. Creando un proyecto, y ejecutando los diferentes procesos asociados. - Analizar las especificaciones de dispositivos lógicos programables, como una GAL en una hoja de datos. - Conocer la información de los diferentes archivos generados por un compilador, observando en detalle cómo se programan las macroceldas, mediante fusibles. - Emplear herramientas que generen archivos en dichos formatos. - Simular circuitos digitales que empleen GAL - Efectuar una simulación funcional y temporal del diseño. - Implementar el diseño de redes combinacionales complejas empleando GAL. - Manejar con propiedad el grabador de IC s disponible en el laboratorio. - Efectuar pruebas estáticas y dinámicas mediante osciloscopio. Medidas de seguridad Si requiere utilizar el generador de señales, recuerde que se dispone de una salida principal, con offset (una señal con voltaje variable sobrepuesta a un voltaje de offset continuo fijo), y una salida de tipo TTL (señal cuadrada con voltajes entre y 5 [V]). Antes de incorporar una señal del generador a su circuito, asegúerese de no estar utilizando offset, probando la señal con la sonda analógica del osciloscopio. Se debe conectar la sonda del generador al circuito con el generador apagado. Se corre riesgo de quemar el transistor de salida del generador si se conectan o tocan por casualidad terminal positivo con el negativo de dicha salida. Si tiene cualquier duda con respecto a estas indicaciones, consulte a su ayudante o profesor. Generador de señales. En esta experiencia utilizará un generador de señales arbitrarias, SONY AFG-3, que entrega una señal de tipo TTL en su panel posterior. Existen ciertas teclas para programar el tipo de forma de onda y la frecuencia necesaria. En este caso, utilizando la salida TTL posterior, sólo influye la frecuencia deseada. Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23
Preparación Previa. Programación de GAL22V. La programación se realiza utilizando el Sistema experto de diseño de Lattice(5 MB). Este programa se encuentra instalado en los PCs del laboratorio. Programación de Gal, asistida por computador. Para facilitar el estudio se muestra el diseño de una red sencilla. a) Diseño empleando Abel. Se desea diseñar las siguientes funciones D = f(a, B, C) y E = f(a, B, C), descritas por el siguiente mapa: C AB 2 6 4 3 7 5 Resultan las ecuaciones mínimas: D = A' B' + A B + C' E = A B + B' C' D, E El siguiente programa implementa estas funciones. MODULE lab5 a, b, c pin 2, 3, 4; d, e PIN 23, 22 istype 'com'; equations d.oe = a&b; truth_table([a, b, c]->[d, e]); ->3; ->2; 2->2; 3->; 4->3; 5->; 6->3; 7->3; test_vectors([a, b, c]->[d, e]); ->3; ->2; 2->2; 3->; Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 2
4->3; 5->; 6->3; 7->3; END Nótese que se asignan los números de los pines a las señales de entrada y salida. Se emplea el operador OE para asignar el producto que habilitará el tercer estado de la salida d, esto con fines ilustrativos de cómo se programa la habilitación de las salidas. Las ecuaciones minimizadas resultan: Equations: d = (!a &!b) # (a & b) # (!c); d.oe = (a & b); e = (!b &!c) # (a & b); Reverse-Polarity Equations:!d = (a &!b & c) # (!a & b & c);!d.oe = (!a #!b);!e = (!a & b) # (!b & c); Nótese que con lógica negativa d requiere sólo dos productos. Y esta es la elección que realiza la aplicación. El archivo jedec de salida, se muestra a continuación: ispdesignexpert 8. Lattice Semiconductor Corp. JEDEC file for: P22VG V9. Created on: Wed Apr 25 4:4:3 2 * QP24* QF5892* QV8* F* X* NOTE Table of pin names and numbers* NOTE PINS a:2 b:3 c:4 d:23 e:22* L44 * L88 * L32 * L44 * L484 * L528 * L588 * V XXXXXXXXNXXXXXXXXXHHN* V2 XXXXXXXXNXXXXXXXXXLHN* V3 XXXXXXXXNXXXXXXXXXLHN* V4 XXXXXXXXNXXXXXXXXXLLN* V5 XXXXXXXXNXXXXXXXXXHHN* V6 XXXXXXXXNXXXXXXXXXLLN* V7 XXXXXXXXNXXXXXXXXXHHN* V8 XXXXXXXXNXXXXXXXXXHHN* C256* C7B Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 3
Primer Número de Fusible INCREMENTO 44 88 32 76 22 264 38 352 396 Reloj( a todos los registros) 2 3 4 8 2 6 2 24 28 32 36 4 Reset Asincrónico( a todos los registros) Producto que Habilita la Salida. OE. AR D Q Q SP 588 P R 589 23 d a 2 b 3 c 4 Macrocelda Se muestran, empleando colores, los fusibles que quedan conectados y su relación con los ceros del archivo jedec. Primer Número de Fusible El siguiente diagrama ilustra la programación de la función e. INCREMENTO 44 484 528 572 66 66 74 748 792 836 88 2 3 4 8 2 6 2 24 28 32 36 4 Reloj( a todos los registros) Reset Asincrónico( a todos los registros) Producto que Habilita la Salida. OE. AR D Q Q SP 58 P R 58 22 e a 2 b 3 c 4 Macrocelda Compilador. Estudiar en la aplicación ispdesign Expert de Latticce, en la ventana de ayuda los tutoriales, 9 y. Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 4
Grabador Chip Master 7. Se encuentra disponible en el sitio del curso, sección Aplicaciones una hoja de características y una lista, bastante extensa, de todos los dispositivos soportados por este grabador. Se puede apreciar, dentro de esta lista, los modelos de Gal soportados. Para programar la Gal es necesario generar un archivo de extensión.jed a partir del diseño que se tenga realizado en abel. Con este archivo deben seguirse los siguientes pasos:.- Prender el Chip Master 7 (se encuentra en la mesa ). 2.- Arrancar el programa grabador (menú Inicio Digitales Chip Master 7). Al realizar este paso debe cerciorarse que en la ventana de comunicación de eventos aparezca un símbolo de OK, que indica que el PC pudo establecer comunicación con el dispositivo. Si no se pudo establecer comunicación, salga de todos sus programas, reinicie el PC y vuelva a intentarlo. 3.- Seleccionar de la lista de dispositivos, la empresa que corresponde al fabricante del chip que Ud. recibió. Existen por lo menos 3 empresas distintas de entre las Gal s que se encuentran disponibles en pañol. Encuentre la suya, y el modelo correspondiente. 4.- Seleccionar el archivo fuente (con extensión.jed) para proceder a la grabación de la Gal. Observe que si todo resulta bien, se dispone de un aviso en la ventana de status con el checksum del programa cargado y un aviso de OK. Selección del dispositivo Selección del archivo fuente (.jed) Programación Automática Test o Vectores de prueba Ventana de Status Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 5
5.- Proceda a insertar la pastilla en el grabador. Para ello debe apagarlo, insertar la pastilla y luego prenderlo. 6.- Luego grabe la Gal. Utilice el botón Auto, disponible en la barra de herramientas, que permite realizar todos los procesos de una sola vez: borrado, programado y verificacción de la programación. 7.- Si su especificación en Abel contenía vectores de prueba, encontrará disponible dicho test. Realícelo. 8.- Retire la Gal del grabador. Asegúrese no doblar los conectores de la Gal cuando realice la conexión en el protoboard. Especificaciones del Diseño. El siguiente diagrama muestra una pequeña unidad aritmética-lógica, que permite realizar operaciones con operandos de 2 bits de entrada. En una de las entradas de la alu se encuentra conectado un multiplexor, gracias al cual se puede seleccionar en la entrada a la alu una de las dos entradas del multuplexor. Actividades previas. a) Baje de la página del curso el archivo EEPROM.pdf. A continuación lea el documento y comentelo con sus compañeros. b) Implemente el código en abel necesario para las especificaciones del diseño anterior. c) Estudie la hoja de características de la GAL 22V y el texto de introducción dsiponible en la página del curso. Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 6
d) Para la realización del laboratorio se requiere la prueba dinámica exhaustiva de su diseño. Obtenga la simulación temporal y funcional del mismo para efectos de contraste con lo que se obtendrá en el laboratorio. Observe si el diseño presenta carreras críticas. e) Estudie la hoja de características del contador 74393 y del contador sincrónico 749. Qué diferencias se presentan en su estructura interna? En el Laboratorio. a) Realice el ajuste (fitter) en el programa ispdesignexpert para la GAL correspondiente. Genere el archivo.jed y proceda a su grabación. b) Arme el circuito correspondiente para la verificicación dinámica de las especificaciones de diseño. Utilice el contador 74393. Conecte en cascada los dos contadores disponibles en la pastilla. Aplique las entradas y vea las salidas de la ALU multiplexada en el osciloscopio, simultáneamente. Determine el evento correspondiente para sincronizar por patrón. Verifique la funcionalidad del diseño. c) Observe en el anterior circuito la característica del contador. Varíe la frecuencia del generador de señales y observe el cambio de la cuenta xff a la cuenta x. En qué frecuencia se pierde la cuenta/estado x? d) Reemplace el contador 74393 por el contador sincrónico 749 y repita la misma operación. En qué frecuencia se pierde la cuenta/estado x? Laboratorio de Sistemas Digitales. Prof. Leopoldo Silva Bijit. 4-4-23 7