Laboratorio 07. Diseño Jerárquico de Sistemas Digitales

Transcripción

1 Objetivo Principal: Laboratorio 07. Diseño Jerárquico de Sistemas Digitales Adquirir una forma de diseño modular estructurado que permita realizar proyectos de mayor envergadura mediante la subdivisión en tareas más simples con características modulares. Objetivos Específicos: - Comprender y valorar la utilización de una metodología ordenada en el diseño de sistemas digitales que permita la reutilización de diseños anteriores de una manera rápida y clara. - Conocer y utilizar las sentencias correspondientes en ABEL para el desarrollo de subsistemas dentro de un diseño digital. - Diseñar sistemas como interconexión de subsistemas, mediante la clara definición de las tareas que cada subsistema debe realizar. - Desarrollar e implementar métodos de prueba para cada uno de los módulos integrantes de un sistema. - Verificar el funcionamiento del sistema completo. Preparación Previa. Recursos. 1.- Instrucciones en ABEL para declarar subsistemas. Como una manera de introducirse al diseño jerarquizado, se presenta a continuación un diseño sencillo, que permite mostrar por el display de 7 segmentos la cuenta de un contador de 4 bits, a través de la especificación de subsistemas. El siguiente esquema nos muestra ambos módulos y sus conexiones: count3..count0 reloj restart usarcont clk rst cnten Contador q15 q14 q13 q12 D0 D1 D2 D3 q11..q0 Decodificador g f e d c b a D0 D1 D2 D3 D4 D5 D6 Ena usardec Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R

2 Es posible apreciar que el contador es en realidad de 16 bits, pero se utilizan los 4 últimos (más significativos) de manera de poder visualizar la cuenta en el display ( a qué frecuencia hay que ajustar el reloj de la tarjeta?). En lo que respecta al diseño jerárquico propiamente tal, el esquema anterior contempla la separación en dos módulos: contador y decodificador. Ambos módulos aparecen encerrados por una caja que los contiene y que tiene distintos nombres a las señales de entrada y salida, según sea el caso. Dicha caja corresponde a la especificación que se encuentra en un nivel superior al nivel que ocuparía la descripción del contador y del decodificador. Los siguientes son los códigos en ABEL de las tres entidades. Nótese el empleo de la palabras reservadas fuctional_block, para declarar una instanciación, en un nivel superior, de un módulo descrito en un nivel inferior; e interface, para declarar las entradas y salidas de una entidad inferior. module maq_digital title 'conexion de subsistemas contador y decoder'; unicont interface (clk,rst, cnten -> q15..q0); decoder interface (D3..D0, Ena -> a,b,c,d,e,f,g); contador functional_block unicont; decodificador functional_block decoder; "entradas del circuito grande reloj pin 9; restart pin 80; usardec pin 81; usarcont pin 52; "salidas del circuito grande S6..S0 pin 15, 18, 23, 21, 19, 14, 17 istype 'com'; count3..count0 pin istype 'reg'; "conexiones equations "conexiones exteriores "entradas contador.clk = reloj; contador.rst = restart; contador.cnten = usarcont; decodificador.ena = usardec; Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R

3 "salidas S6=decodificador.a; S5=decodificador.b; S4=decodificador.c; S3=decodificador.d; S2=decodificador.e; S1=decodificador.f; S0=decodificador.g; count3=contador.q15; count2=contador.q14; count1=contador.q13; count0=contador.q12; "conexiones inter modulos decodificador.d3=contador.q15; decodificador.d2=contador.q14; decodificador.d1=contador.q13; decodificador.d0=contador.q12; end Código en ABEL del sistema completo. module unicont interface (clk,rst,cnten -> q15..q0) ; title 'Contador universal de 16 bits' ; "constantes X,C,Z =.X.,.C.,.Z. ; "entradas clk pin; "Reloj de entrada rst pin; "Reset Asincrónico cnten pin; "Habilitar cuenta "salidas q15..q0 pin istype 'reg'; "Salidas del contador "conjuntos count = [q15..q0]; "Counter set "Ecuaciones para el funcionamiento MODE = [cnten]; HOLD = (MODE == [ 0 ]); UP = (MODE == [ 1 ]); equations when UP then count := count + 1 "Contar else when HOLD then count := count ; "mantener cuenta count.clk = clk; "Entrada de reloj count.ar = rst; "Entrada de reset end Módulo de nivel inferior que implementa el contador. Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R

4 module decoder interface (D3..D0,Ena -> a,b,c,d,e,f,g); title 'Decodificador de siete segmentos' " a " --- " f g b " --- " e d c " --- D3,D2,D1,D0, Ena pin; a,b,c,d,e,f,g pin istype 'com'; "definición de conjuntos o buses inputs = [D3,D2,D1,D0]; led = [a,b,c,d,e,f,g]; "Definición de constantes ON,OFF = 1,0; " Para LEDs de ánodo común L,H,X,Z = 0,1,.X.,.Z.; equations led.oe truth_table (inputs -> [ a, b, c, d, e, f, g ]) 0 -> [ ON, ON, ON, ON, ON, ON, OFF]; 1 -> [OFF, ON, ON, OFF, OFF, OFF, OFF]; 2 -> [ ON, ON, OFF, ON, ON, OFF, ON]; 3 -> [ ON, ON, ON, ON, OFF, OFF, ON]; 4 -> [OFF, ON, ON, OFF, OFF, ON, ON]; 5 -> [ ON, OFF, ON, ON, OFF, ON, ON]; 6 -> [ ON, OFF, ON, ON, ON, ON, ON]; 7 -> [ ON, ON, ON, OFF, OFF, OFF, OFF]; 8 -> [ ON, ON, ON, ON, ON, ON, ON]; 9 -> [ ON, ON, ON, ON, OFF, ON, ON]; 10 -> [ ON, ON, ON, OFF, ON, ON, ON]; 11 -> [ OFF, OFF, ON, ON, ON, ON, ON]; 12 -> [ ON, OFF, OFF, ON, ON, ON, OFF]; 13 -> [ OFF, ON, ON, ON, ON, OFF, ON]; 14 -> [ ON, OFF, OFF, ON, ON, ON, ON]; 15 -> [ ON, OFF, OFF, OFF, ON, ON, ON]; end Módulo de nivel inferior que implementa el decodificador. Es necesario notar que en la especificación a nivel superior las señales que van en la sección interface de cada instanciación de un determinado módulo son rebautizadas, y Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R

5 depende de la implementación a nivel superior el que estén disponibles ó no para su visualización en la CPLD. Más referencias sobre el tema pueden ser ubicadas en el capítulo 4 del Abel-HDL Reference Manual, disponible en la sección de Aplicaciones de la página del ramo. 2.- Reutilización de código en ABEL. La principal ventaja de la estructuración del código ABEL en módulos es que permite la reutilización de diseños que ya han sido probados en su totalidad. Éstos pueden ser utilizados como parte de un diseño digital más complejo que, al momento de diseñarlo, sea subdividido en módulos que realicen tareas más específicas. Por ejemplo, en la experiencia 6, se tenía un código ABEL cuya tarea específica era la captura desde teclado, respetando las especificaciones del protocolo PS/2, de los códigos específicos de cada tecla (make code). Dicho código incluía una tabla de verdad (truth_table) con la cuál se implementaba la visualización de la tecla presionada cuando correspondía a un número específico. Luego, puede aislarse la parte principal del código que realiza la captura propiamente tal y encapsularla como un módulo que entiende el teclado, de manera de incluirlo posteriormente en algún otro diseño donde se quiera interactuar con la tarjeta de desarrollo en forma externa (sin utilizar el GXSPORT). Un posible implementación de dicho módulo sería: MODULE keyboard TITLE 'keyboard' interface (KB_DATA,KB_CLK -> SLAVE7..SLAVE0); KB_DATA PIN; // datos seriales desde el teclado PS/2 KB_CLK PIN; // reloj desde el teclado PS/2 [MASTER9..MASTER0] NODE ISTYPE 'REG'; // registro maestro para guardar // los datos desde el teclado MASTER = [MASTER9..MASTER0]; [SLAVE9..SLAVE0] PIN ISTYPE 'REG'; //registro esclavo SLAVE = [SLAVE9..SLAVE0]; // EQUATIONS MASTER.CLK =!KB_CLK; MASTER := [KB_DATA,SLAVE9..SLAVE1]; SLAVE.CLK = KB_CLK; SLAVE := MASTER; END keyboard Implementación posible de un módulo que capture caracteres de un teclado PS/2. El módulo anterior puede ser utilizado entonces en cualquier diseño, de manera tal que podemos estar permanentemente capturando cualquier evento proveniente desde el teclado y decidir que hacer con él. Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R

6 Actividades Previas. a) Considerando el diseño propuesto por Ud. en la parte a) del laboratorio previo, convierta dicho diseño en un módulo independiente, a través de la directiva interface de ABEL. b) Escriba el código ABEL necesario para armar el siguiente sistema en forma modular: Control del MUX (47) KB_DATA KB_CLK Controlador de Teclado PS/2 SCAN CODE 8 bits 4 bits Decodificador SIETE SEGMENTOS CLOCK (9) Módulo Paralelo a Serie. SALIDA SERIAL (76) Cada módulo debe estar contenido en archivos independientes, y ser ensamblado en un módulo de nivel superior. Puede reutilizar códigos anteriores adaptándolos en forma conveniente. El módulo paralelo serie debe funcionar en por lo menos dos modalidades: una, estando detenido, en cuyo caso la salida serial debe estar en alto, y otra corriendo en forma continua, donde la salida serial debe ser el scancode que se está visualizando en el display de siete segmentos, desde el bit menos significativo al más significativo. Dichas modalidades deben ser controladas a través del GXSPORT. En el Laboratorio. STROBE (46) a) Implemente en la tarjeta de desarrollo el sistema contador - decodificador, dado en la sección de recursos de este laboratorio. Compruebe su correcto funcionamiento. b) Implemente el sistema descrito en el punto b) de la parte previa. c) Pruebe en forma independiente cada módulo descrito (y los que Ud. haya considerado conveniente agregar). d) Verifique el funcionamiento del sistema completo de acuerdo a las especificaciones señaladas. e) Modifique el diseño de manera que la salida serial sea por dos pines: el pin de datos, que comience con un bit de partida en cero, luego siga desde el bit más significativo al menos significativo, agregue un bit paridad par y un bit de fin en uno; mientras que en el otro pin se incluya un reloj que permita distinguir los bits datos, de forma similar al protocolo PS/2. Laboratorio de Sistemas Digitales. Prof. L. Silva B. R. Aguilera R