DISEÑO DE UN ANALIZADOR DE ESPECTRO APLICADO A REDES MONOFÁSICAS DE 120V A FRECUENCIA INDUSTRIAL

DISEÑO DE UN ANALIZADOR DE ESPECTRO APLICADO A REDES MONOFÁSICAS DE 120V A FRECUENCIA INDUSTRIAL JUAN CAMILO TORO CADAVID UNIVERSIDAD DE SAN BUENAVENTURA INGENIERÍA ELECTRÓNICA MEDELLÍN 2009 1

CONTENIDO INTRODUCCIÓN... 6 1. OBJETIVOS... 7 1.1. General... 7 1.2. Específicos... 7 2. MARCO TEÓRICO... 8 2.1. Diagrama de Bloques General para un Analizador de Espectro... 8 2.2. Parámetros para el Correcto Muestreo de una Señal... 8 2.2.1. Muestreo Ideal... 9 2.2.2. Teorema del Muestreo... 9 2.2.3. Fenómeno de Alias... 9 2.2.4. Minimización de la Dispersión... 9 2.3. Aproximaciones de Filtros... 10 2.4. Amplificador Operacional Sumador no Inversor... 11 2.5. Alisamiento Espectral... 13 2.5.1. Espectro de las Ventanas de Tiempo... 14 2.5.2. Resolución... 14 2.6. Transformada Discreta de Fourier (DFT)... 16 2.7. Transformada Rápida de Fourier (FFT)... 17 2.7.1. Simetría y Periodicidad... 17 2.7.2. Selección de la Longitud de la Señal... 17 2.7.3. Separación de Índices y Almacenamiento... 18 2.8. Mediciones Espectrales... 18 2.8.1. Espectro de Magnitud y de Fase... 18 2.8.2. Densidad Espectral de Potencia... 18 3. DISEÑO DEL ANALIZADOR DE ESPECTRO... 20 3.1. Diagrama de Bloques para el Diseño del Analizador de Espectro... 20 3.2. Atenuación de la Señal de Entrada... 20 3.3. Filtro Pasa Bajas (FPB)... 21 3.3.1. Selección de la Frecuencia de Corte... 21 2

3.3.2. Selección del Modelo de Filtro... 23 3.3.3. Selección de la Topología del Filtro... 25 3.3.4. Cálculo y Selección de los Componentes... 27 3.3.5. Simulación por Computadora... 32 3.4. Sumador no Inversor... 32 3.4.1. Cálculo de los Componentes... 32 3.4.2. Simulación por Computadora... 34 3.5. Convertidor Analógico-Digital (ADC)... 35 3.5.1. Selección del Circuito Integrado ADC... 35 3.5.2. Selección del Microcontrolador... 36 3.5.3. Programación del Módulo ADC en el Microcontrolador... 37 3.6. Módulo de Transmisión de Datos RS-232... 38 3.6.1. Programación del Módulo SCI en el Microcontrolador... 38 3.7. Recepción y Análisis de la Señal en LabVIEW... 39 3.7.1. Configuración del Puerto Serial... 39 3.7.2. Recepción y Reconstrucción de la Señal Muestreada... 40 3.7.3. Selección de la Ventana de Tiempo... 41 3.7.4. Análisis de Fourier y Apreciación del Espectro... 42 ANEXO A. SIMULACIÓN DEL FPB Y EL SUMADOR NO INVERSOR... 45 ANEXO B. PROGRAMA DEL MICROCONTROLADOR MC68HC908GP32... 48 ANEXO C. IMPLEMENTACIÓN EN LabVIEW 8.20... 50 ANEXO D. FUENTES DE VOLTAJE... 52 4. CONCLUSIONES... 53 5. BIBLIOGRAFÍA... 54 3

TABLA DE ILUSTRACIONES Figura 1. Diagrama de Bloques General para un Analizador de Espectro... 8 Figura 2. Especificaciones de Magnitud de los Filtros... 10 Figura 3. Respuesta en Magnitud de Aproximaciones de Filtros Pasa Bajas... 11 Figura 4. Sumador no Inversor... 11 Figura 5. Ventanas de Tiempo y sus Características Espectrales... 15 Figura 6. Diagrama de Bloques del Diseño Propuesto... 20 Figura 7. Respuesta en Magnitud de Filtros Butterworth de Diferente Orden... 24 Figura 8. Topología Sallen-Key Pasa Bajas... 26 Figura 9. Topología MFB Pasa Bajas... 26 Figura 10. Topología Sallen-Key Pasa Bajas con Ganancia Unitaria... 27 Figura 11. Filtro Pasa Bajas para el Analizador de Espectro... 29 Figura 12. Ganancia en Lazo Abierto (A OL ) y Respuesta del Filtro (A)... 30 Figura 13. Sumador no Inversor para el Analizador de Espectro... 34 Figura 14. Apertura del Puerto Serial... 40 Figura 15. Ventanas de Tiempo Preconfiguradas en LabVIEW 8.20... 41 Figura 16. Aproximación de la Señal Muestreada... 42 Figura 17. Espectro de Magnitud de la Señal Muestreada... 43 Figura 18. Espectro de Fase de la Señal Muestreada... 43 Figura 19. Densidad Espectral de Potencia para la Señal Muestreada... 44 Figura 20. Esquema de Simulación en PSpice para el FPB y el Sumador no Inversor... 45 Figura 21. Resultado de la Simulación para el Filtro Pasa Bajas... 46 Figura 22. Resultado de la Simulación para el Sumador no Inversor... 47 Figura 23. Interfaz de Usuario... 50 Figura 24. Diagrama de Bloques en LabVIEW... 51 4

TABLA DE ECUACIONES Ecuación 1. Divisor de Voltaje para R G1 aplicando Superposición... 12 Ecuación 2. Voltaje de Salida en un Sumador no Inversor con Tres Voltajes de Entrada... 12 Ecuación 3. Modificación de la Ecuación 2 para R G1 = R G2 = R G3 = R GT... 13 Ecuación 4. Voltaje de Salida en un Sumador no Inversor con n Voltajes de Entrada... 13 Ecuación 5. Ganancia de un Sumador no Inversor con n Resistencias... 13 Ecuación 6. Transformada de Fourier... 16 Ecuación 7. Transformada Discreta de Fourier... 16 Ecuación 8. Transformada Inversa Discreta de Fourier... 16 Ecuación 9. Ancho de Banda para un Filtro de Segundo Orden con Q<1... 30 Ecuación 10. Ancho de Banda para un Filtro de Segundo Orden con Q>1... 30 Ecuación 11. Voltaje a la Salida del Sumador no Inversor... 34 5

INTRODUCCIÓN En este documento se diseña un analizador de espectro enfocado al trabajo con redes de voltaje monofásicas de 120V a 60Hz. Con este analizador de espectro se propone brindar a la Universidad de San Buenaventura seccional Medellín una herramienta de trabajo con posibilidades de implementarse en los laboratorios de la universidad para el estudio y comprensión de temas de procesamiento de señales analógicas y digitales, especialmente en lo relacionado con el análisis del comportamiento de señales en función de la frecuencia. Los analizadores de espectro implementan un algoritmo de Transformada Rápida de Fourier para llevar a cabo sus mediciones, las cuales se visualizan en un display y que por lo general pueden ser descargadas posteriormente en una computadora para generar registros, tablas, gráficas, y otras clases de análisis. Para desarrollar un analizador como el propuesto a continuación se diseña una tarjeta de adquisición de datos para la digitalización de la señal por medio de un microcontrolador, el cual utiliza una interfaz serial RS-232 para transmitir la señal a una computadora donde se realiza el análisis de Fourier para finalmente visualizar la señal y los resultados del análisis en un entorno implementado en LabVIEW. 6

1. OBJETIVOS 1.1. General Diseñar un analizador de espectro para trabajo con redes de voltaje monofásicas de 120V a frecuencia industrial utilizando un hardware de adquisición de datos y un algoritmo de Transformada Rápida de Fourier en LabVIEW. 1.2. Específicos Estudiar la teoría sobre la Transformada Discreta de Fourier y su aplicación para el procesamiento de señales. Diseñar un hardware para digitalización de una señal monofásica de 120V a frecuencia industrial y envío de la misma a una computadora a través de un microcontrolador. Implementar un programa en LabVIEW a través del cual se aplica un algoritmo de Transformada Rápida de Fourier y se visualiza el espectro de una señal muestreada. 7

2. MARCO TEÓRICO El teorema básico de Fourier establece que cualquier forma de onda en el dominio del tiempo puede ser representada como la suma ponderada de señales sinusoidales puras de todas las frecuencias. Cada senoide tiene una representación única en el dominio de la frecuencia. Si la señal en el dominio del tiempo es periódica, entonces su espectro es probablemente dominado por una sola componente en frecuencia. Ambardar en [1] describe el espectro de una señal periódica con periodo T como la combinación ponderada de senoides a su frecuencia fundamental f 0 = 1/T y múltiples enteros kf 0. Las ponderaciones son la magnitud y la fase de cada senoide y describen un espectro discreto en el domino de la frecuencia. El analizador de espectro lo que hace es representar la señal en el dominio del tiempo en sus componentes espectrales. 2.1. Diagrama de Bloques General para un Analizador de Espectro Un analizador de espectro consta de varios bloques a través de los cuales se procesa la señal de entrada, desde la atenuación y muestreo, hasta la aplicación del algoritmo de FFT, para finalmente visualizar el espectro de la señal y los resultados del análisis de Fourier en un display. Con base en las consideraciones de diseño tomadas por Jabbour en [3], el funcionamiento general expuesto por Martín en [4], y los diagramas de bloques expuestos por ambos para un analizador de espectro, se define el siguiente diagrama de bloques general para un analizador de espectro implementado con un algoritmo FFT. Figura 1. Diagrama de Bloques General para un Analizador de Espectro 2.2. Parámetros para el Correcto Muestreo de una Señal De acuerdo a Ambardar en [1], para el muestreo de una señal analógica es importante tener algunas consideraciones que son primordiales para hacer un muestreo de calidad que facilite la posterior reconstrucción de la señal original, y que permita además tener una información abundante y útil para la realización de cálculos sobre la señal muestreada. 8

2.2.1. Muestreo Ideal Una señal idealmente muestreada se describe como una suma ponderada de impulsos, en la que los factores de ponderación son iguales a los valores de la señal analógica en los instantes donde ocurren los impulsos. Dado que siempre existe un tiempo entre muestras es imposible cubrir todos los impulsos requeridos, pero mientras menor sea el tiempo logrado entre impulsos mayor información se tiene de la señal, y más aproximada se encuentra la señal obtenida respecto a la señal original. Sin embargo, es posible muestrear una señal sin perder información, sólo se debe limitar la señal en banda en alguna frecuencia finita. 2.2.2. Teorema del Muestreo Una señal analógica limitada en banda a una frecuencia determinada puede muestrearse sin pérdida de información si la frecuencia de muestreo es mayor que el doble de la frecuencia de la señal. La frecuencia de Nyquist es el nombre de la frecuencia crítica de muestreo, es decir cuando ésta es exactamente el doble de la frecuencia de la señal analógica; de la misma manera, el intervalo de Nyquist es el tiempo máximo que debe haber entre dos intervalos de muestreo, y está dado por el inverso de la frecuencia de Nyquist. 2.2.3. Fenómeno de Alias Si la frecuencia de muestreo S es menor que la frecuencia de Nyquist, las imágenes espectrales presentan alias y en este caso no es posible recuperar exactamente la señal original dado que el submuestreo ocasiona pérdida de información. Los componentes del espectro fuera del intervalo principal (-0.5S, 0.5S) se reflejan sobre este intervalo, apareciendo las frecuencias superiores a 0.5S como frecuencias menores en el periodo principal. La frecuencia 0.5S se conoce como frecuencia de reflexión. 2.2.4. Minimización de la Dispersión Dado que el analizador de espectro utiliza un algoritmo de FFT, es importante considerar que si la señal no es muestreada en un número entero de periodos, la Transformada Discreta de Fourier presentará los efectos de la dispersión con componentes distintas de cero en las frecuencias diferentes a la frecuencia fundamental, 9

debido a que la extensión periódica de una señal con periodos no enteros no coincide con la señal original. La DFT resultante también presentará el fenómeno de alias debido a que la extensión periódica de una señal con periodos no enteros no está limitada en banda. 2.3. Aproximaciones de Filtros La terminología de los filtros se basa en las especificaciones de magnitud ilustradas en la Figura 2 tomada de Ambardar en [1]. Esta gráfica describe el espectro de magnitud de una señal a su paso por un filtro pasa bajas. Figura 2. Especificaciones de Magnitud de los Filtros El modelo de filtro ideal no presenta rizado en la banda de paso ni en la banda de supresión, y la transición entre estas dos bandas es inmediata, es decir, no existe banda de transición. La Figura 3 ilustra los modelos clásicos de filtros basados en especificaciones de magnitud que aproximan las condiciones de un filtro pasa bajas ideal. Estas cuatro aproximaciones presentan características diferentes que representan ventajas individuales dependiendo de la aplicación requerida: - El filtro Butterworth es plano en la banda de paso y supresión. - El filtro Chebyshev I presenta un rizo en la banda de paso pero es monótono en la banda de supresión. - El filtro Chebyshev II es monótono en la banda de paso pero tiene rizo en la banda de supresión. - Los filtros elípticos tienen rizos en las dos bandas. 10

Figura 3. Respuesta en Magnitud de Aproximaciones de Filtros Pasa Bajas 2.4. Amplificador Operacional Sumador no Inversor La Figura 4 ilustra el circuito general para implementar un sumador no inversor con tres voltajes de entrada: Figura 4. Sumador no Inversor 11

El principio de superposición es utilizado para calcular los voltajes a la entrada no inversora resultantes de cada entrada: Si V IN2 y V IN3 se desconectan del circuito y en su lugar R 2 y R 3 son llevadas a tierra, el voltaje resultante en la entrada no inversora está dado por el siguiente divisor de voltaje: Ecuación 1. Divisor de Voltaje para R G1 aplicando Superposición La Ecuación 2 resulta de repetir este procedimiento para los otros dos voltajes y permite calcular el voltaje a la salida de un sumador no inversor con tres voltajes de entrada como el ilustrado en la Figura 4. Ecuación 2. Voltaje de Salida en un Sumador no Inversor con Tres Voltajes de Entrada El voltaje V REF se implementa si se desea adicionar voltajes negativos al circuito. Por lo que la ecuación y el circuito se simplifican al hacer este parámetro igual a cero conectando R G directamente a tierra. La ecuación se puede simplificar aun más si se selecciona un valor R GT tal que R G1 = R G2 = R G3 = R GT. Al igualar los valores de estas resistencias, se obtiene R G1 //R G2 = R G1 //R G3 = R G2 //R G3 = R GT /2. La Ecuación 2 queda simplificada entonces de la siguiente manera: Y aplicando factor común: 12

Ecuación 3. Modificación de la Ecuación 2 para R G1 = R G2 = R G3 = R GT Repitiendo este análisis para n voltajes de entrada, con todas las resistencias de entrada iguales, y V REF =0, se puede definir la ecuación para calcular el voltaje a la salida del sumador no inversor como: Ecuación 4. Voltaje de Salida en un Sumador no Inversor con n Voltajes de Entrada De lo anterior se puede observar que la ganancia del amplificador está dada por las resistencias R G, R F, y por la cantidad de voltajes de entrada por medio de la ecuación: 2.5. Alisamiento Espectral Ecuación 5. Ganancia de un Sumador no Inversor con n Resistencias El muestreo de una señal analógica durante un número finito de muestras N equivale a multiplicar las muestras por una ventana rectangular de N puntos; sin embargo, la forma de onda y la fase de la señal pueden introducir un transitorio al replicar la señal. Una ventana en el dominio del tiempo da forma a la señal de entrada para reducir los efectos de la cantidad finita de muestras de la señal y para alisar las transiciones abruptas cerca de sus límites. Al no tenerse control sobre el ajuste de la forma de onda al registro del tiempo, se debe asumir la existencia de una discontinuidad. Este efecto es conocido como fuga y se evidencia con facilidad en el dominio de la frecuencia. En la Trasformada Discreta de Fourier se utilizan ventanas 13

triangulares en el dominio del tiempo para alisar el espectro pero a costa de hacerlo más grande, lo cual es otra manifestación de la dispersión donde la energía espectral que se fuga está distribuida sobre un intervalo de frecuencia más amplio. 2.5.1. Espectro de las Ventanas de Tiempo El espectro de todas las ventanas muestra un lóbulo principal y lóbulos laterales cuya amplitud decrece. A medida que se aumenta la longitud de la ventana, el ancho del lóbulo principal de todas las ventanas disminuye, mientras que el nivel pico del lóbulo lateral permanece más o menos constante. Idealmente, el espectro de la ventana tiende a un impulso con un lóbulo lateral lo menos ancho y lo más alto posible, y a un nivel pico del lóbulo lateral lo más pequeño posible, todo con el propósito de concentrar la mayor cantidad de energía posible en el lóbulo principal y reducir al mínimo el lateral. Estos requerimientos se contraponen dado que el hecho de tener un lóbulo principal estrecho también traslada un nivel pico más grande del lóbulo lateral. En la Figura 5 tomada de Ambardar en [1] se visualizan algunas de las ventanas de uso más común con sus respectivas características espectrales. 2.5.2. Resolución Las ventanas de tiempo se utilizan para disminuir los efectos de la dispersión y mejorar la resolución. La resolución de frecuencia es la capacidad de distinguir entre dos sinusoidales muy cercanas entre sí y con amplitudes similares. La resolución de intervalo dinámico es la capacidad para determinar las diferencias de amplitud grandes en las señales. La selección de la ventana se realiza enfocada en la reducción al mínimo del ancho del lóbulo principal para mejorar la resolución en frecuencia, y reduciendo la magnitud del lóbulo lateral para obtener mejor resolución del intervalo dinámico. Estos objetivos en la selección de la ventana se contraponen por la razón expuesta en el apartado 2.5.1. 14

Figura 5. Ventanas de Tiempo y sus Características Espectrales 15

2.6. Transformada Discreta de Fourier (DFT) La transformada de Fourier (FT por sus siglas en inglés Fourier Transform), descrita en la Ecuación 6, proporciona una descripción en el dominio de la frecuencia de señales en el dominio del tiempo. Ecuación 6. Transformada de Fourier La Transformada Discreta de Fourier (DFT por sus siglas en inglés Discrete Fourier Transform) se define como un equivalente discreto de la Transformada de Fourier. La DFT, descrita en la Ecuación 7, es un método para determinar el espectro en frecuencia de una señal, permite convertir una secuencia de valores en el dominio del tiempo a una secuencia de valores equivalente en el dominio de la frecuencia. La Inversa de la Transformada Discreta de Fourier (IDFT por sus siglas en inglés Inverse Discrete Fourier Transform), definida en la Ecuación 8, realiza el proceso contrario. Ecuación 7. Transformada Discreta de Fourier Ecuación 8. Transformada Inversa Discreta de Fourier Posadas en [5] advierte sobre el problema que representa implementar un algoritmo con estas fórmulas dado que se requiere una inversión grande en términos del tiempo requerido para computar la salida. Esto es debido a que los índices k y n deben variar de 0 a N-1 para conseguir el rango de salida completo, de manera que la DFT describe un conjunto de N ecuaciones, cada una con N términos producto, lo que hace necesarias un total N 2 multiplicaciones para su cálculo. 16

2.7. Transformada Rápida de Fourier (FFT) La Transformada Rápida de Fourier es una forma optimizada de la Transformada Discreta de Fourier. Los algoritmos computacionalmente eficientes para obtener la DFT se conocen con el nombre genérico de Transformada Rápida de Fourier (FFT por sus siglas en inglés Fast Fourier Transform). Los algoritmos rápidos reducen el problema de calcular una DFT de N puntos al del cálculo de una DFT más pequeña. Posadas en [5] describe este proceso de descomposición: Una DFT de N puntos es descompuesta en dos DFT s de (N/2) puntos. Cada DFT de (N/2) puntos se descompone a su vez en dos DFT s de (N/4) puntos y así sucesivamente. Al final de la descomposición se obtienen (N/2) DFT s de 2 puntos cada una. La transformada más pequeña viene determinada por la base de la FFT. Para una FFT de base 2, N debe ser una potencia de 2 y la transformada más pequeña es la DFT de 2 puntos. Ambardar en [1] enseña tres características clave de la DFT que permiten la optimización del cálculo. 2.7.1. Simetría y Periodicidad La FFT aprovecha la periodicidad y simetría del factor twiddle W para el cálculo de la Transformada Discreta de Fourier. Este factor se define como: La periodicidad de W implica: Y su simetría implica: 2.7.2. Selección de la Longitud de la Señal La longitud de la señal N se escoge como un número que sea el producto de números mucho más pequeños tales que N = r 1 r 2 r 3 r m. Se obtiene una selección más útil cuando los factores son iguales, de 17

modo que N = r m, donde el factor r se conoce como base. La opción más acostumbrada en la práctica es seleccionar r = 2, de modo que N = 2 m, lo cual conduce a lo que se conoce como algoritmos FFT de base 2. 2.7.3. Separación de Índices y Almacenamiento Para reducir el cálculo computacional, el cálculo se realiza por separado sobre las muestras de índice par e impar. Todos los algoritmos asignan espacio para los resultados calculados, entre menos almacenamiento se requiera, más eficiente será el algoritmo; muchos algoritmos FFT reducen sus necesidades de almacenamiento al guardar los resultados en el mismo lugar donde se encontraban los datos. 2.8. Mediciones Espectrales El término análisis espectral o análisis armónico se utiliza para describir el análisis de una señal periódica por medio de su serie de Fourier. En el caso de señales digitales, dicho análisis se realiza por medio de la Transformada Discreta de Fourier. Las cantidades X DFT (k) o θ k describen los coeficientes espectrales de la señal discreta. Estos coeficientes pueden graficarse como una función del índice armónico k, o kf 0 (Hertz), o kω 0 (radianes por segundo); estas gráficas se conocen como espectros. 2.8.1. Espectro de Magnitud y de Fase Estos espectros describen las gráficas de magnitud y de fase de cada armónico y se trazan comúnmente como señales discretas. El término espectros unilaterales es utilizado para referirse a gráficas X DFT (k) y θ k para k 0 (frecuencias positivas). El término espectros bilaterales se refiere a gráficas de X DFT (k) y θ k para toda k (todas las frecuencias, positivas y negativas). 2.8.2. Densidad Espectral de Potencia La Densidad Espectral de Potencia (PSD por sus siglas en inglés Power Spectral Density) corresponde a una función continua cuya área es igual a la potencia total de la señal. La PSD se mide en Watts por Hertz (W/Hz) y se considera como la potencia promedio 18

asociada con un intervalo de frecuencia de f Hertz y con centro en 1Hz. La Densidad Espectral de Potencia de una señal periódica es un tren de impulsos ubicados en f = kf 0 con intensidades X(k) 2 cuya área total es igual a la potencia total de la señal. En el caso de señales muestreadas con duración finita, el procedimiento consiste en estimar la PSD de la señal x(t) a partir de un registro finito dado que el espectro de secuencias finitas sufre de dispersión y de una baja resolución. Existen dos enfoques para la estimación de la PSD: La estimación espectral no paramétrica y la estimación espectral paramétrica. Los dos enfoques utilizan medidas estadísticas para establecer la calidad de la estimación. 19

3. DISEÑO DEL ANALIZADOR DE ESPECTRO El analizador de espectro que se presenta en este proyecto utiliza la Transformada Rápida de Fourier (FFT), un proceso matemático que transforma una señal en sus componentes espectrales. Para aplicar la FFT en una señal, es necesario digitalizarla primero para de esta forma llevarla a una computadora programada con un algoritmo de FFT. 3.1. Diagrama de Bloques para el Diseño del Analizador de Espectro Con base en el diagrama de bloques de la Figura 1, se determina el diagrama de bloques para el analizador de espectro que se diseña para el proyecto expuesto en este documento: 3.2. Atenuación de la Señal de Entrada Figura 6. Diagrama de Bloques del Diseño Propuesto La primera etapa del analizador de espectro consiste de un convertidor AC/AC, el cual se encarga de bajar la señal de entrada de su nivel de 120VAC y entrega una nueva señal de alterna a un nivel de voltaje que puede ser trabajado por los demás circuitos integrados que hacen parte del analizador en las etapas posteriores. El procedimiento recomendado, y empleado en este diseño, para la selección del transformador consiste en hacer una evaluación previa de las etapas futuras para conocer qué circuitos integrados se requieren y cuáles son sus voltajes de operación. De esta manera se asegura que el tratamiento de la señal se ejecute sin problemas en la unidad de adquisición de datos. Si se selecciona el transformador sin hacer dicha evaluación, se corre el riesgo de no conseguir circuitos integrados que puedan ser alimentados a un voltaje lo suficientemente alto para que el voltaje de saturación de los amplificadores operacionales, utilizados en el filtro pasa bajas o en el amplificador del sumador no inversor, no genere deformación de la señal a la salida de los mismos. En este diseño se utiliza el circuito integrado LF353 para el filtro pasa bajas, y el LM358 para el sumador no inversor. De acuerdo a los voltajes de 20

operación recomendados en las hojas de datos de los fabricantes National Semiconductor en [7], y STMicroelectronics en [8], el voltaje pico de la señal atenuada no debe superar los 15V ya que la máxima alimentación dual recomendada para ambos circuitos integrados es de ±15V, lo cual equivale a los voltajes de saturación. Como se ilustra en la Figura 6, el convertidor AC/DC es un módulo integrado en el microcontrolador MC68HC908GP32, y de acuerdo a la documentación técnica de su fabricante Freescale Semiconductor en [9], los voltajes a la entrada del ADC no pueden estar por fuera del rango establecido por los voltajes de alimentación del microcontrolador, el cual se energiza entre 0V y +5VDC. Sin embargo, esto se controla utilizando el sumador no inversor para adicionar un nivel DC a la señal atenuada de manera que el voltaje mínimo de la señal no sea inferior a 0V, y se manipula la ganancia de los filtros de manera que el voltaje máximo de la señal no sobrepase los 5V. Después de realizada esta evaluación se concluye que la selección del convertidor AC/AC sólo está condicionada por los circuitos FPB y sumador no inversor, por lo que se selecciona un transformador 120VAC 6,5VAC (RMS) el cual, además de entregar una señal dentro de los límites evaluados, permite mantener un margen considerando que la señal de entrada puede presentar picos de voltaje. Cualquier otro transformador a un voltaje inferior de 15Vp es viable para el trabajo con el LF353 y el LM358; sin embargo, el transformador es un elemento que afecta directamente el diseño del sumador no inversor. 3.3. Filtro Pasa Bajas (FPB) En este diseño se unen los conceptos mencionados en los apartados 2.2.2 y 2.2.3, ya que el hecho de limitar la señal en banda, ocasiona que la señal resultante a la salida del filtro no presente componentes espectrales por encima de la frecuencia de corte del filtro pasa bajas. Esto permite definir la frecuencia de Nyquist como el doble de la frecuencia de corte sin que se presente el fenómeno de alias, por lo cual el filtro pasa bajas en este escenario recibe el nombre de filtro anti-alias. 3.3.1. Selección de la Frecuencia de Corte Dado que el espectro de una señal está conformado por senoides a frecuencias que son múltiplos enteros de la frecuencia fundamental, 21

la limitación en banda debe hacerse justamente sobre una de estas frecuencias, conocidas como armónicos de la señal. La frecuencia industrial es f 0 = 60Hz, lo cual constituye el primer armónico de la señal, por lo que con base en lo anterior la limitación en banda debe hacerse sobre los 120Hz mínimo para obtener información correspondiente al menos al segundo armónico (2f 0 ). La limitación en banda puede hacerse sobre el armónico que se desee, siempre y cuando la frecuencia de muestreo sea el doble de la frecuencia de corte; además, mientras más alta la frecuencia de muestreo, más memoria se requiere para poder muestrear varios ciclos enteros de la señal. De acuerdo a lo indicado en el apartado 2.7.2, la longitud de la señal muestreada se selecciona de tal manera que el número de muestras sea N = 2 m. En este diseño se selecciona una longitud de N = 2 9, para un total de 512 muestras, por lo que la selección de la frecuencia de corte f c se hace a partir de esta información con las siguientes ecuaciones formuladas con los conceptos considerados en los apartados anteriores: Frecuencia fundamental: Periodo de la Señal: Frecuencia de Corte: donde Frecuencia de Muestreo: Periodo de Muestreo: Tiempo para 512 muestras: Ciclos Enteros Muestreados: Muestras por Ciclo: La tabla a continuación es una relación entre los armónicos 2 al 10 y la cantidad obtenida de ciclos muestreados: 22

k f C S T S t N C N C 2 120 Hz 240 Hz 4,167 ms 2,133 s 128 4 3 180 Hz 360 Hz 2,778 ms 1,422 s 85,33 6 4 240 Hz 480 Hz 2,083 ms 1,067 s 64 8 5 300 Hz 600 Hz 1,667 ms 0,853 s 51,20 10 6 360 Hz 720 Hz 1,389 ms 0,711 s 42,67 12 7 420 Hz 840 Hz 1,190 ms 0,610 s 36,57 14 8 480 Hz 960 Hz 1,042 ms 0,533 s 32 16 9 540 Hz 1080 Hz 0,926 ms 0,474 s 28,44 18 10 600 Hz 1200 Hz 0,833 ms 0,427 s 25,60 20 De la tabla se concluye que las frecuencias de corte factibles son 120Hz, 240Hz, y 480Hz dado que con éstas se obtienen 128, 64, y 32 ciclos enteros muestreados respectivamente, valores óptimos para la minimización de la dispersión. Como frecuencia de corte para el diseño del filtro pasa bajas se descarta la correspondiente al segundo armónico ya que sólo se analizan dos componentes de la señal; se descarta también la correspondiente al cuarto armónico ya que, si bien se obtienen 8 muestras por ciclo cumpliendo con la tasa de Nyquist, mientras mayor resolución se pueda obtener mucho mejor; la frecuencia de corte seleccionada para el FPB es 480Hz debido a que se obtiene una resolución de 16 muestras por ciclo para un total de 32 ciclos enteros muestreados. 3.3.2. Selección del Modelo de Filtro Dado que el filtro pasa bajas a diseñar cumple la función de ser un filtro anti-alias, la mejor opción es seleccionar la aproximación de Butterworth por su respuesta plana en las bandas de paso y de supresión, como se ilustra en la Figura 3, lo cual significa que la magnitud de las componentes de la señal por debajo de la frecuencia de corte no se ve alterada permitiendo mayor precisión en los datos obtenidos al evaluar la señal a la salida del filtro; por otra parte, la magnitud de las componentes rechazadas presenta siempre una magnitud cercana a cero a lo largo de la curva, lo cual es ideal para la aplicación anti-alias. Sin embargo, la aproximación de Butterworth presenta la más amplia banda de transición respecto a las demás aproximaciones, ante lo cual la mejor aproximación es el filtro elíptico, sin embargo la banda de transición puede hacerse más estrecha aumentando el orden del filtro Butterworth. 23

A medida que se aumenta el orden de un filtro Butterworth, su banda de transición se hace más estrecha debido a que se incrementa la ganancia haciendo la transición más pronunciada desde la banda de paso a la de supresión. La Figura 7 ilustra una comparación entre las transiciones de la banda de paso a la banda de supresión para un filtro Butterworth de primer, segundo, cuarto, y décimo orden. Figura 7. Respuesta en Magnitud de Filtros Butterworth de Diferente Orden El aumentar el orden del filtro Butterworth permite además alargar la respuesta plana en la banda de paso, por lo que no sólo mejora la velocidad de transición entre bandas sino que también se logra que la magnitud de las componentes de la señal permitidas a pasar a través del filtro y que se encuentran cerca de la frecuencia de corte presenten una menor atenuación. La ganancia en la banda transición aumenta en una proporción lineal a medida que se selecciona un orden mayor para el filtro; de esta manera la ganancia se dobla cada vez que el orden del filtro se dobla. Así, para obtener el doble de rendimiento de un filtro de segundo orden se debe implementar un filtro de cuarto orden, para doblar éste un filtro de octavo orden, y así sucesivamente. 24

En la Figura 7 se puede observar la diferencia significativa entre las bandas de transición de un filtro Butterworth de primer orden y uno de segundo orden; igualmente se puede observar un beneficio importante al implementar un filtro de cuarto orden con respecto a uno de segundo orden. Sin embargo, la diferencia en la banda de transición no es tan sustancial cuando se compara la respuesta de un filtro de décimo orden con respecto a uno de cuarto orden a pesar de tener una ganancia de más del doble; esto porque la banda de transición para un filtro de cuarto orden ya es bastante estrecha y sólo se hace más notoria la diferencia si la magnitud de la señal es lo suficientemente alta. Por esta razón, para el analizador de espectro se implementa un filtro pasa bajas Butterworth de cuarto orden. 3.3.3. Selección de la Topología del Filtro Para altas frecuencias (>1MHz), los filtros se implementan con una red pasiva de inductores, resistencias, y capacitores, y se conocen como filtros LRC; sin embargo, para bajas frecuencias (1Hz ~ 1MHz) el valor de la bobina se vuelve demasiado alto, por lo que se emplean amplificadores operacionales en conjunto con una red RC, recibiendo el nombre de filtros activos. Se puede lograr la implementación de filtros de primer y segundo orden con circuitos o topologías independientes para cada uno, pero para la implementación de filtros de órdenes mayores se conectan en cascada filtros de primer y segundo orden: si el orden del filtro es impar se utiliza un filtro de primer orden al comienzo y posteriormente filtros de segundo orden; si el orden del filtro es par se conectan sólo filtros de segundo orden. Con base en lo anterior, el filtro pasa bajas Butterworth de cuarto orden para una fc = 480Hz se diseña con dos filtros activos de segundo orden cada uno. Existen dos topologías para implementar un filtro pasa bajas de segundo orden: la topología Sallen-Key y la topología de Múltiple Realimentación (MFB por sus siglas en inglés Multiple Feedback). La topología Sallen-Key (Figura 8) es utilizada en casos que la ganancia del filtro es baja o incluso unitaria, y cuando se requiere un bajo factor de calidad (Q<3); por su parte, la topología MFB (Figura 9) se utiliza en casos que se requiere una alta ganancia y factores de calidad superiores a 3. 25

Figura 8. Topología Sallen-Key Pasa Bajas Figura 9. Topología MFB Pasa Bajas El factor de calidad Q para los dos filtros Butterworth de segundo orden en cada una de las fases del filtro Butterworth de cuarto orden tiene valores diferentes en cada una de estas fases: Mancini en [6] relaciona los valores Q 1 =0,54 y Q 2 =1,31 para la primera fase y segunda fase respectivamente. De acuerdo a esto, se selecciona la topología Sallen-Key para la implementación de los dos filtros de segundo orden que conforman el filtro pasa bajas de cuarto orden. Es importante mantener la señal filtrada tan poco modificada como sea posible, por lo que la ganancia A 0 del filtro debe ser unitaria. La ganancia del filtro en una topología Sallen-Key está dada por la ecuación: De manera que para lograr una ganancia unitaria con la topología de la Figura 8, R 3 debe ser infinita y R 4 debe ser lo más cercana posible a cero. Esto es posible aproximarlo convirtiendo R 3 en un circuito abierto y R 4 en un corto circuito. La topología Sallen-Key para un 26

filtro pasa bajas queda entonces modificada como se ilustra en la Figura 10. Figura 10. Topología Sallen-Key Pasa Bajas con Ganancia Unitaria 3.3.4. Cálculo y Selección de los Componentes Mancini en [6] determina las siguientes ecuaciones para el cálculo de los componentes R 1, R 2, C 1, y C 2, del filtro ilustrado en la Figura 10. Las constantes a i y b i son valores que corresponden a los coeficientes de Butterworth, donde i es el índice para la fase conformada por el filtro parcial de segundo orden a implementar. Los coeficientes indicados por Mancini en [6] se encuentran relacionados en la tabla a continuación: Orden del Filtro (n) Fase del Filtro (i) a i b i 1 1,8478 1 4 2 0,7654 1 Partiendo de un valor C 1 seleccionado aleatoriamente, se realiza el cálculo de C 2 para posteriormente calcular las resistencias R 1 y R 2. Antes de iniciar con los cálculos, es importante considerar que el 27

valor resultante de las resistencias debe encontrarse en un rango entre 1kΩ y 100kΩ; el límite inferior evita el flujo excesivo de corriente a través de la salida del amplificador operacional, al tiempo que el límite superior sirve para evadir el ruido excesivo ocasionado por las resistencias. Si el valor resultante para las resistencias se encuentra por fuera de este rango, se debe realizar nuevamente el cálculo partiendo de nuevos valores para al menos uno de los capacitores. Para el primer filtro (i = 1), partiendo de un valor C 1 = 10nF se calcula el valor mínimo para C 2 : Un condensador de 22nF cumple con la condición establecida en esta ecuación. Sustituyendo estos valores en las ecuaciones de las resistencias se obtiene: Los valores de las resistencias R 1 = 9,66kΩ y R 2 = 51,7kΩ no son comerciales, pero se obtienen con series de resistencias comerciales de tal forma que R 1 = 9,1kΩ + 560Ω y R 2 = 47kΩ + 4,7kΩ. Para el segundo filtro (i = 2), partiendo de un valor C 1 = 4,7nF se calcula el valor mínimo para C 2 : Un condensador de 47nF cumple con la condición establecida en esta ecuación. Sustituyendo estos valores en las ecuaciones de las resistencias se obtiene: 28

Los valores de las resistencias R 1 = 11,8kΩ y R 2 = 42,3kΩ no son comerciales, pero se obtienen con series de resistencias comerciales de tal forma que R 1 = 10kΩ + 1,8kΩ y R 2 = 39kΩ + 3,3kΩ. Con estos valores, el filtro pasa bajas Butterworth de cuarto orden con topología Sallen-Key de ganancia unitaria y frecuencia de corte 480Hz, queda diseñado de la siguiente manera: 9,66kΩ 51,7kΩ 22nF 11,8kΩ 42,3kΩ 47nF 10nF 4,7nF Figura 11. Filtro Pasa Bajas para el Analizador de Espectro Para la selección de los amplificadores operacionales, las características más importantes a tener en cuenta para un funcionamiento óptimo del filtro, por afectar directamente la respuesta del mismo, son el ancho de banda en ganancia unitaria y el Slew Rate. La ganancia en lazo abierto (A OL ) debe ser 100 veces mayor (o 40dB por encima) que el pico de ganancia (Q) de una sección del filtro con el fin de proporcionar un error máximo de 1% para la ganancia del filtro. 29

Figura 12. Ganancia en Lazo Abierto (A OL) y Respuesta del Filtro (A) Las siguientes ecuaciones permiten determinar el ancho de banda necesario para los filtros parciales de segundo orden que conforman las dos fases para el filtro de cuarto orden diseñado. Ecuación 9. Ancho de Banda para un Filtro de Segundo Orden con Q<1 Ecuación 10. Ancho de Banda para un Filtro de Segundo Orden con Q>1 Las anteriores ecuaciones aplican para los filtros de la primera y segunda fase respectivamente dado que Q 1 = 0,54 y Q 2 = 1,31. El factor k i presente en la ecuación para el filtro de segundo orden con Q < 1, es la relación entre la frecuencia de corte de un filtro parcial y la frecuencia de corte de todo el filtro; De acuerdo a Mancini en [6], este parámetro para un filtro Butterworth de segundo orden que corresponde a la primera fase de un filtro Butterworth de cuarto orden es k 1 = 0,719. Reemplazando estos valores las ecuaciones 9 y 10, el ancho de banda requerido para cada uno de los filtros es: 30

Para una respuesta adecuada del filtro, la velocidad del amplificador debe ser lo suficientemente alta para brindar una respuesta sin problemas; esto recibe el nombre Slew Rate y está definida por la siguiente ecuación: Por lo tanto, para el filtro pasa bajas Butterworth de frecuencia de corte 480Hz aplicado a la señal de 18Vpp obtenida a la salida del transformador, el Slew Rate mínimo requerido es: Cualquier amplificador que supere estos parámetros calculados es una buena opción para la implementación del filtro, y mientras más alto sea el valor del ancho de banda y el SR con respecto a estos valores mejor desempeño se obtiene por parte del filtro. Una última consideración para la selección del filtro es el voltaje de alimentación al cual puede ser sometido, ya que éste debe ser superior al voltaje pico de la señal de entrada para evitar deformación de la misma a la salida del filtro ocasionada por los voltaje de saturación de los trasformadores que conforman el amplificador. Como el trasformador seleccionado entrega una señal de alterna que varía su amplitud entre -9V y 9V, los amplificadores deben ser alimentados con fuente dual superior a los ±9V, preferiblemente superior en ±2V por si se presentan picos de voltaje en la señal de entrada. El circuito integrado seleccionado para la implementación del filtro Butterworth de cuarto orden es el LF353 de National Semiconductor ya que en [7] se especifica un Ancho de Banda de 4Mhz, un Slew Rate 13V/µs, y una alimentación dual máxima sugerida de ±15V, parámetros que superan ampliamente las condiciones establecidas. Adicionalmente, este circuito integrado contiene dos amplificadores operacionales, lo cual permite implementar los dos filtros de segundo orden con un sólo circuito. 31

3.3.5. Simulación por Computadora Con el fin de corroborar que los cálculos se hayan hecho de forma correcta y evitar correcciones después de realizar un montaje, el uso de una herramienta de simulación, como el PSpice, resulta de gran utilidad ya que permite obtener una respuesta del filtro aproximada a la realidad. El esquema para la simulación en PSpice del circuito del filtro pasa bajas de la Figura 11 y los resultados obtenidos se encuentran en el ANEXO A. 3.4. Sumador no Inversor A través de este circuito, la señal limitada en banda se acondiciona a los niveles de entrada permitidos por el convertidor analógico digital. Dada esta condición, lo más adecuado es seleccionar un convertidor analógico digital antes de iniciar con el diseño del sumador, con el fin de conocer los voltajes de salida que se deben lograr a la salida del mismo; si se procede en forma inversa, la selección del ADC se dificulta dado que éste debe permitir un voltaje de alimentación por fuera de los límites establecidos a la salida del sumador. Como se menciona en el apartado 3.2, el convertidor ADC es un módulo integrado en el microcontrolador, y sus voltajes a la entrada no pueden estar por fuera del rango establecido por los voltajes de alimentación del microcontrolador, el cual se energiza entre 0V y +5VDC. La razón por la cual se requiere un sumador es porque la señal limitada en banda es una señal de alterna que oscila entre ±9V, a la cual se requiere adicionar un nivel DC para acondicionar su voltaje por encima de 0V, y además ésta debe ser atenuada para que su voltaje pico-pico no supere los 5V. Adicionalmente, con el fin de evitar variaciones en la fase de la señal, el sumador debe ser no inversor ya que de lo contrario la señal obtenida a la salida del sumador estaría desfasada en 180. 3.4.1. Cálculo de los Componentes Se define la señal limitada en banda obtenida a la salida del filtro pasa bajas como V IN1 = ±9VAC, por lo que el nivel de DC debe ser mayor o igual a 9VDC. Con el fin de trabajar con la Ecuación 4, se 32

selecciona un valor para las resistencias de la entrada no inversora del amplificador tal que R GT = 47kΩ. El nivel de DC seleccionado para la aplicación es 10V, con el fin de dar un margen de aplicación ante la posible presencia de voltajes inferiores a -9V en V IN1. Este voltaje se puede obtener conectando dos resistencias iguales a 5V cada una, por lo que se define V IN2 = 5VDC y V IN3 = 5VDC; sin embargo, con el fin de reducir hardware se puede hacer un análisis similar al que permite obtener la Ecuación 1 y obtener los 10V con una fuente de 5V y una sola resistencia: Como R G2 y R G3 están conectadas en paralelo entre 5V y la terminal no inversora del amplificador, se puede definir una sola resistencia R G2 de 23,5kΩ y se utiliza la Ecuación 4 como si se tuvieran tres resistencias de 47kΩ con V IN1 = ±9V, V IN2 = 5VDC y V IN3 = 5VDC. Hasta el momento la señal está acondicionada para presentar, a la entrada no inversora del amplificador operacional, un voltaje de alterna que oscila entre 1V y 19V. Para atenuar estos 19V hacia 5V se requiere una ganancia del circuito tal que: Para obtener esta ganancia, se definen los valores para R F y R G, y posteriormente se sustituyen en la Ecuación 5 para obtener el valor n de voltajes de entrada y resistencias. Se puede obtener una ganancia unitaria del amplificador aproximando R G a infinito por medio de un circuito abierto y aproximando R F a cero por medio de un corto, con lo cual la ganancia del sumador no inversor en la Ecuación 5 queda controlada sólo por el número de resistencias n en la entrada no inversora del amplificador operacional: De lo anterior se puede determinar que con una cuarta resistencia de 47kΩ conectada a V IN4 = 0V, se pude obtener la señal totalmente acondicionada a la salida del sumador no inversor. Con estos valores, implementando R G2 y R G3 como una sola resistencia de 23,5kΩ, el circuito de la Figura 4 queda modificado como se ilustra en la Figura 13. 33

47kΩ 23,5kΩ ±9V +5V 47kΩ +12V -12V Figura 13. Sumador no Inversor para el Analizador de Espectro El valor para R G2 = 23,5kΩ se obtiene implementando una serie de resistencias comerciales de tal forma que R G2 = 22kΩ + 1,5kΩ. Sustituyendo estos valores en la Ecuación 4 se obtiene la ecuación del voltaje a la salida del sumador no inversor a implementar para el analizador de espectro: O se puede utilizar la Ecuación 2 con V REF = 0V reemplazando los voltajes y resistencias implementados realmente: Ecuación 11. Voltaje a la Salida del Sumador no Inversor A través de ambas ecuaciones se obtiene el mismo resultado a la salida del sumador no inversor: una señal de alterna que oscila entre 0,25V y 4,75V. Esta señal posee además un margen de 0,25V entre sus límites inferior y superior ante la posible presencia de voltajes en V IN1 fuera del rango ±9V. 3.4.2. Simulación por Computadora La simulación en PSpice del circuito de la Figura 13 diseñado para cumplir la función de sumador no inversor permite visualizar y verificar los valores obtenidos por medio de la Ecuación 11. En la Figura 22 se visualizan dos señales: una señal de alterna que oscila entre ±9V a una frecuencia de 60Hz y que representa la señal 34

V IN1, y una señal de alterna de igual frecuencia a la anterior pero con una oscilación de voltaje entre 0,25V y 4,75V que representa la señal de voltaje V OUT obtenida a la salida del sumador no inversor. El comportamiento de estas dos gráficas permite determinar que los cálculos realizados, y por tanto el circuito diseñado, cumplen con las condiciones requeridas para llevar la señal limitada en banda a la entrada del convertidor analógico-digital. El esquema para la simulación en PSpice del circuito del sumador no invesor Figura 13 y los resultados obtenidos se encuentran en el ANEXO A. 3.5. Convertidor Analógico-Digital (ADC) El convertidor analógico-digital es el módulo encargado de muestrear la señal obtenida a la salida del sumador no inversor y almacenar dichas muestras en memoria para el posterior análisis de Fourier sobre las mismas. El diseño de este módulo parte de las variables consideradas en los apartados 2.2 y 3.3.1. 3.5.1. Selección del Circuito Integrado ADC Para seleccionar un convertidor analógico-digital adecuado para la aplicación es necesario tener en cuenta la frecuencia de corte del filtro pasa bajas, la cual es 480Hz, ya que ésta determina la frecuencia de Nyquist en 960Hz y por tanto el periodo de muestreo en 1,402ms, tiempo que no debe ser inferior al tiempo mínimo de muestreo capaz de desarrollar el ADC seleccionado. La cantidad de bits del registro del ADC determina la resolución de la muestra, determinando a su vez la sensibilidad del ADC ante los cambios de voltaje de la señal de entrada. A mayor longitud del registro, mayor resolución y mayor información. Resolución: Voltaje Mínimo Detectado: Las 512 muestras tomadas por el ADC deben ser almacenadas en memoria para realizar posteriormente la DFT sobre estas muestras y 35

obtener de esta forma el espectro de la señal; es necesario entonces que la memoria seleccionada contenga registros de igual longitud al registro del ADC. Esto puede implementarse con otro circuito integrado externo al ADC, o por medio de un microcontrolador que contenga un ADC integrado; esta última es la opción tomada para este diseño. 3.5.2. Selección del Microcontrolador El microcontrolador seleccionado debe cumplir con los siguientes requisitos mínimos: - Contener un módulo ADC integrado con tiempo de muestreo ajustable a 1,402ms. - 512 registros de memoria RAM que puedan ser dedicados al almacenamiento de datos. - Registros de igual longitud para el ADC y la memoria RAM. - Módulo de transmisión de datos a PC. Los 512 registros de RAM se requieren para almacenar las 512 muestras que entrega el ADC sobre las cuales se ejecuta un algoritmo de FFT de base 2 y que contienen la información de los 32 ciclos enteros muestreados de la señal limitada en banda. De acuerdo a la información en [9], el microcontrolador MC68HC908GP32 de Freescale Semiconductor cumple estas condiciones, por lo que es seleccionado para este diseño. El registro del módulo integrado ADC tiene una longitud de 8 bits, al igual que sus 512 posiciones de memoria RAM, brindando 2 8 = 256 niveles discretos de voltaje posibles para la señal muestreada. Como se menciona en el apartado 3.2 el voltaje de alimentación para el microcontrolador es de 5VDC, y como los voltajes de referencia del ADC igualan los voltajes de alimentación del microcontrolador, el cambio de nivel discreto de voltaje en el ADC se presenta cada que la señal de entrada sufre una variación de 5V/256 = 19,531mV. Esta es la misma razón mencionada en el apartado 3.4 para la selección de los voltajes de salida del sumador no inversor. 36

3.5.3. Programación del Módulo ADC en el Microcontrolador El módulo ADC posee dos registros de configuración: el registro de estado y control (ADCSR), y el registro de reloj (ADCLK). El ADCSR indica cuándo una conversión se completa, habilita o deshabilita las interrupciones de CPU por conversión realizada, permite seleccionar el modo de conversión, y permite determinar a través de cuál de los 8 canales disponibles se realiza el muestreo; el ADCLK selecciona la frecuencia de reloj configurable para el ADC. La información de la muestra tomada se almacena en el registro ADR. La interrupción a la CPU se puede habilitar para ejecutar una subrutina cada que se complete una conversión, sin embargo, el habilitar esta opción hace que el ADCSR no sea quien informe la realización de la conversión sino que ésta se determine por la ejecución de la subrutina de interrupción. En esta aplicación se trabaja con interrupciones de CPU deshabilitadas. Este módulo es configurable en dos modos de muestreo: muestra individual o muestreo continuo. Los 512 muestreos en este diseño se ejecutan en modo individual ya que se ejecutan diferentes rutinas entre muestras, por lo que este modo de muestreo facilita el control de los ciclos de la CPU para asegurar un tiempo entre muestras que cumpla con el periodo de muestreo establecido por la Frecuencia de Nyquist. Finalmente, se selecciona uno de los ocho canales de entrada disponibles en el microcontrolador; el canal seleccionado es dedicado al funcionamiento con el ADC, por lo que no debe tener conexiones diferentes a la correspondiente a la salida del sumador no inversor. Para ese módulo se selecciona el canal PTB0/AD0. Estas opciones de configuración se programan llevando el valor hexadecimal $00 al registro ADSCR. Freescale Semiconductor en [9] especifica el tiempo de conversión del microcontrolador a través de la expresión: 37

La frecuencia del reloj interno del ADC debe aproximarse a 1MHz para que el ADC funcione adecuadamente. Para esto, se implementa un cristal de 4,9152MHz para generar la señal de reloj (CGMXCLK) del microcontrolador y se configura el registro del reloj del ADC (ADCLK) con el valor hexadecimal $40, lo cual permite obtener una frecuencia de reloj del ADC de 1,23MHz y un tiempo de ciclo del ADC de 0,8138µs, para un tiempo de conversión de 11,259ps. El tiempo entre muestras se controla por medio de subrutinas de retraso para consumir tiempo de ejecución en el microcontrolador antes de ejecutar una conversión. El periodo de muestreo definido en el apartado 3.3.1 es de 1,042 ms. La rutina para el muestreo de la señal analógica se expone en el ANEXO B. 3.6. Módulo de Transmisión de Datos RS-232 Una vez obtenidas las muestras de la señal entregada por el sumador no inversor, éstas son transmitidas a un PC para la aplicación de la FFT y apreciación del espectro de la señal. El microcontrolador MC68HC908GP32 posee un módulo integrado que implementa una interfaz de comunicación serial (SCI por sus siglas en inglés Serial Communications Interface) para transmisión y recepción de datos, el cual es utilizado en este diseño para la transmisión de las 512 muestras obtenidas por medio del módulo ADC. 3.6.1. Programación del Módulo SCI en el Microcontrolador El módulo SCI se configura a través del segundo registro de configuración (CONFIG2), los registros de control (SCC1 y SCC2), y el registro de tasa de baudios (SCBR). A través del bit 0 del registro CONFIG2 se selecciona la fuente de reloj utilizada para el módulo SCI; llevando un nivel bajo a este bit permite utilizar el mismo cristal de 4,9152MHz mencionado en el apartado 3.5.3 como fuente de reloj para este módulo. La interfaz de comunicación serial se encuentra deshabilitada por defecto, por lo que se lleva un nivel alto al bit 6 del registro SCC1 para su respectiva habilitación. Para el analizador de espectro se utiliza únicamente la función de transmisión de datos del módulo SCI, la cual se implementa por medio del puerto PTE0/TxD. Dado que el 38

puerto de transmisión es el mismo puerto de entrada y salida PTE0, éste se dedica como puerto de transmisión por medio de un nivel alto en el bit 3 del registro SCC2. El registro SCBR permite seleccionar la tasa de baudios a la cual trabaja el módulo SCI. Esta tasa de baudios es la misma configurada posteriormente en el PC con el cual se establece comunicación, ya que el hecho de configurar un equipo a una tasa mayor que el otro causa imposibilidad de establecer comunicación. Llevando el valor hexadecimal $03 al registro SCBR se obtiene una tasa de baudios de 9600bps. Como se observa en el ANEXO B, el microcontrolador regresa a la rutina de muestreo una vez finalizada la rutina de transmisión actualizando las 512 muestras de la señal con el fin de percibir cambios en la misma. 3.7. Recepción y Análisis de la Señal en LabVIEW El programa desarrollado en LabVIEW tiene como fin reconstruir la señal muestreada por medio de cálculos realizados sobre la información recibida desde el microcontrolador y posteriormente realizar sobre ésta el análisis de Fourier por medio de un algoritmo de FFT. Las gráficas de la señal muestreada y los resultados del análisis de Fourier se visualizan en una interfaz de usuario que se actualiza constantemente con los datos recibidos producto del muestreo permanente llevado a cabo por el microcontrolador. 3.7.1. Configuración del Puerto Serial Inicialmente, en LabVIEW se configura el puerto serial por el cual se recibe la señal, con las mismas condiciones que se programa el microcontrolador para la transmisión; si alguna de estas condiciones es diferente, la comunicación entre ambos dispositivos puede no establecerse (ej. tasa de baudios inconsistente) o haber errores en la interpretación de la información (ej. transmitir sin paridad y programar recepción con paridad). Estas opciones se configuran iniciando una sesión VISA (Figura 14) siguiendo el procedimiento indicado por National Instruments en [13] e ingresando manualmente en la interfaz de usuario el puerto serial al cual se encuentra conectado el analizador de espectro. 39

Figura 14. Apertura del Puerto Serial 3.7.2. Recepción y Reconstrucción de la Señal Muestreada Desde el microcontrolador se reciben 512 bytes por ciclo de recepción. Estos bytes son interpretados por la computadora como caracteres ASCII de 8 bits, y el LabVIEW los recibe como un arreglo de caracteres. Es posible identificar el número decimal al que corresponde cada byte por medio de la función String to Byte ; esta función convierte el arreglo de 512 caracteres ASCII en un arreglo con valores que oscilan entre 0 y 255. Como se explica en el apartado 3.5.3 cada uno de estos 256 valores representa un voltaje entre 0V y 5V de manera lineal, por lo que para reconstruir la señal obtenida a la salida del sumador no inversor basta con multiplicar los 512 valores por 0,01953125. De acuerdo a lo estipulado en el apartado 3.4.1, el sumador no inversor aporta un nivel DC de 10V x 0,25V = 2,5V a la señal entregada por el FPB y posee una ganancia de 0,25. El valor del voltaje DC es restado al resultado de la multiplicación anterior, y este nuevo resultado se divide entre la ganancia del sumador no inversor para obtener los valores de la señal entregada por el filtro pasa bajas. 40

Como el filtro pasa bajas no atenúa la señal de entrada, sólo queda dividir el último resultado obtenido entre la atenuación causada por el transformador sobre la señal original. Considerando los valores reales del transformador utilizado, éste atenúa la señal de 122V RMS a una señal de 6,5 V RMS por lo que el divisor es 0,05327869. La rutina de recuperación de la señal se encuentra expuesta en la Figura 24 del ANEXO C. 3.7.3. Selección de la Ventana de Tiempo La señal muestreada es llevada a dos módulos de medición espectral, sobre los cuales es posible seleccionar la ventana a utilizar y el resultado que se desea observar; con el fin de lograr el alisamiento espectral para la señal muestreada se selecciona una de las ventanas preconfiguradas en LabVIEW de acuerdo a lo expuesto en el apartado 2.5.1. Figura 15. Ventanas de Tiempo Preconfiguradas en LabVIEW 8.20 Entre las ventanas ofrecidas en el módulo de mediciones espectrales de LabVIEW 8.20 se encuentran tres de las ventanas ilustradas en la Figura 5: Ventana Von Hann (Hanning), la ventana Hamming, y la ventana Blackman. Antes de ejecutar el algoritmo FFT sobre la señal discreta, entre estas tres ventanas se selecciona la ventana de Blackman por brindar mejor resolución del intervalo dinámico de acuerdo a lo observado en la Figura 5. 41

3.7.4. Análisis de Fourier y Apreciación del Espectro El valor efectivo (RMS) de la señal recuperada es graficado directamente con el fin de observar el comportamiento de la señal muestreada a través de la interfaz de usuario. La gráfica que se aprecia en la Figura 16 corresponde a cuatro de los 32 ciclos muestreados (64 de 512 muestras) de la señal de la red de voltaje presente en los laboratorios de la Universidad de San Buenaventura y obtenida por medio de un montaje prototipo del diseño expuesto en este proyecto. Figura 16. Aproximación de la Señal Muestreada En el primer módulo de mediciones espectrales se selecciona la aproximación del espectro de magnitud RMS y el espectro de fase, y ambas mediciones son llevadas a gráficas visibles en la interfaz de usuario. La Figura 17 contiene la gráfica de la aproximación del espectro de magnitud para la señal de la Figura 16, mientras que en la Figura 18 se observa la aproximación del espectro de fase para la misma señal. En el segundo módulo de mediciones espectrales se selecciona la medición de la densidad espectral de potencia para la señal muestreada, la cual se aprecia en la gráfica de la Figura 19. 42

Figura 17. Espectro de Magnitud de la Señal Muestreada En la gráfica del espectro de magnitud de la señal muestreada se observa casi toda la amplitud de la señal muestreada sobre la frecuencia fundamental (60Hz) y una pequeña presencia de 5V sobre el tercer armónico (180Hz). Figura 18. Espectro de Fase de la Señal Muestreada 43

La presencia de voltaje sobre los 180Hz se debe a la presencia de ruido en la señal atenuada aportado por el trasformador del analizador de espectro localizado en la primera etapa del acondicionamiento de la señal; sin embargo, los equipos de laboratorio como los generadores de señales, motores, y fuentes de voltaje reguladas también aportan energía a la red de voltaje alterando sus componentes espectrales. Por otra parte, las discontinuidades observadas en el espectro de fase se deben al tiempo que pasa entre la muestra 512 y la muestra 1 de dos ciclos de muestreo consecutivos, ya que entre estas muestras se da la rutina de transmisión serial. La densidad espectral de potencia también se visualiza gráficamente en la interfaz de usuario. Con el resultado obtenido en la Figura 19 se puede observar como toda la potencia del sistema se encuentra distribuida en los 60Hz, frecuencia que corresponde a la señal sinusoidal presente en la red de voltaje. Figura 19. Densidad Espectral de Potencia para la Señal Muestreada La interfaz de usuario y los módulos de medición espectral se observan en la Figura 24 y en la Figura 23 respectivamente, ambas contenidas en el ANEXO C. 44

ANEXO A. SIMULACIÓN DEL FPB Y EL SUMADOR NO INVERSOR Figura 20. Esquema de Simulación en PSpice para el FPB y el Sumador no Inversor 45

Figura 21. Resultado de la Simulación para el Filtro Pasa Bajas 46

Figura 22. Resultado de la Simulación para el Sumador no Inversor 47

ANEXO B. PROGRAMA DEL MICROCONTROLADOR MC68HC908GP32 ADSCR EQU $3C ADR EQU $3D ADCLK EQU $3E SCC1 EQU $13 SCC2 EQU $14 SCS1 EQU $16 SCDR EQU $18 SCBR EQU $19 FLASH EQU $8000 CONFIG1 EQU $1F CONFIG2 EQU $1E RESET EQU $FFFE TMP1 EQU $023E TMP2 EQU $023F CONT1 EQU $40 CONT2 EQU $41 ORG FLASH INICIO BSET 0,CONFIG1 ;4T Deshabilita COP BCLR 0,CONFIG2 ;4T Oscilador externo como reloj para SCI MOV #$00,ADSCR ;4T Deshabilitar interrupción, Conversión individual, PTB0/AD0 MOV #$40,ADCLK ;4T ADC external data bus clock/4 = 4.9152/4 = 1,2288MHz BSET 6,SCC1 ;4T Habilitar interfaz de comunicación serial BSET 3,SCC2 ;4T Habilitar transmisor MOV #$03,SCBR ;4T 9600 bps ;---------------------------------------------------DIGITALIZACIÓN 512 MUESTRAS---------------------------------------------------- MUESTREO MOV #$FE,CONT1 ;4T MOV #$FE,CONT2 ;4T LDHX #TMP1 ;3T Carga penúltima posición de RAM BSET 5,ADSCR ;4T Genera la primera conversión BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV ADR,X+ ;4T Almacena primera muestra en temporal de RAM NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms BSR DELAY1 ;4T Ajusta tiempo para la próxima muestra a 1.042ms BSET 5,ADSCR ;4T Genera la segunda conversión BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV ADR,X+ ;4T Almacena segunda muestra en temporal de RAM NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms BSR DELAY1 ;4T Ajusta tiempo para la próxima muestra a 1.042ms LDHX #$42 ;3T Tercera posición de RAM CONVERSION1 BSET 5,ADSCR ;4T Genera las conversiones 3-256 BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV ADR,X+ ;4T Almacena muestras 3-256, termina en posición $0140 BSR DELAY1 ;4T Ajusta tiempo para la próxima muestra a 1.042ms DBNZ CONT1,CONVERSION1 ;5T CONVERSION2 BSET 5,ADSCR ;4T Genera las conversiones 257-510 BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV ADR,X+ ;4T Almacena muestras 257-510, termina en posición $023E BSR DELAY1 ;4T Ajusta tiempo para la próxima muestra a 1.042ms DBNZ CONT2,CONVERSION2 ;5T BSET 5,ADSCR ;4T Genera la conversión 511 48

BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV X+,$40 ;4T Guarda TMP1 en primera posición de RAM MOV X+,$41 ;4T Guarda TMP2 en primera posición de RAM LDHX #$023F ;3T Penúltima posición de RAM MOV ADR,X+ ;4T Almacena muestra 511 en penúltima posición de RAM LDA #$D1 ;2T Ajusta tiempo para la próxima muestra a 1.042ms LOOP2 NOP ;1T Ajusta tiempo para la próxima muestra a 1.042ms NOP ;1T NOP ;1T DBNZA LOOP2 ;3T BSET 5,ADSCR ;4T Genera la conversión 512 BRCLR 7,ADSCR,* ;5T Verifica finalización de conversión MOV ADR,X+ ;4T Almacena muestra 512 en última posición de RAM BRA TRANSMISION ;3T Prepara rutina de transmisión de datos ;------------------------------------------------------------RETRASO 1,024ms-------------------------------------------------------------- DELAY1 LDA #$FA ;2T LOOP1 NOP ;1T NOP ;1T DBNZA LOOP1 ;3T NOP ;1T NOP ;1T RTS ;4T ;----------------------------------------------------------TRANSMISIÓN SERIAL----------------------------------------------------------- TRANSMISION LDHX #$40 ;3T Carga primera posición de RAM BRCLR 7,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte BRCLR 6,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte MOV X+,SCDR ;4T Envía primer dato y libera primera posición de RAM BRCLR 7,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte BRCLR 6,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte MOV X+,SCDR ;4T Envía segundo dato y libera segunda posición de RAM MOV #$02,CONT1 ;4T Recicla primera posición de RAM TRANSMITIR1 MOV #$FF,CONT2 ;4T Recicla segunda posición de RAM TRANSMITIR2 BRCLR 7,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte BRCLR 6,SCS1,* ;5T Espera disponibilidad para enviar siguiente byte MOV X+,SCDR ;4T Envía 510 datos restantes DBNZ CONT2,TRANSMITIR2 ;5T DBNZ CONT1,TRANSMITIR1 ;5T JMP MUESTREO ;3T Realiza nuevo muestreo después de finalizar transmisión ;-------------------------------------------------------------------------------------------------------------------------------------------------- ORG RESET DW INICIO END 49

ANEXO C. IMPLEMENTACIÓN EN LabVIEW 8.20 Figura 23. Interfaz de Usuario 50

Figura 24. Diagrama de Bloques en LabVIEW 51