Lenguaje ABEL-HDL. Departamento de Electrónica. Fundación San Valero

Transcripción

1 Lenguaje HDL Lenguaje ABEL-HDL Departamento de Electrónica Fundación San Valero Qué es HDL? HDL es el acrónimo de Hardware Description Language (Lenguaje de Descripción de Hardware). Son lenguajes de programación en los que el objetivo es programar un circuito electrónico. El flujo de diseño suele ser típico: 1. Definir la tarea o tareas que tiene que hacer el circuito. 2. Escribir el programa usando un lenguaje HDL. También existen programas de captura de esquemas que pueden hacer esto, pero no son útiles para diseños complicados. 3. Comprobación de la sintaxis y simulación del programa. 4. Programación del dispositivo y comprobación del funcionamiento. Un rasgo común a estos lenguajes suele ser la independencia del hardware y la modularidad o jerarquía, es decir, una vez hecho un diseño éste puede ser usado dentro de otro diseño más complicado y con otro dispositivo compatible. 1

2 Qué es ABEL? ABEL es la abreviatura de Advanced Boolean Expression Language. Es un lenguaje de descripción de hardware y un conjunto de herramientas de diseño para programar dispositivos lógicos programables (PLDs). Algo de historia Fue creado en 1983 por Data I/O Corporation, en Redmond, Washington. El equipo de desarrollo que lo creó incluye a Kyu Lee, Mary Bailey, Bjorn Benson, Walter Bright, Michael Holley, Charles Olivier y David Pellerin. Otros lenguajes de programación de PLDs de la misma época son CUPL and PALASM. Desde que se extendieron las FPGAs, este tipo de lenguajes han decaído en favor de los lenguajes estándar como VHDL y Verilog. Debido a una serie de adquisiciones, ABEL es ahora propiedad de Xilinx Inc.. 2

3 Características ABEL permite describir un diseño concurrentemente mediante tablas de verdad o ecuaciones lógicas. Ejemplos:... X=.X. Truth_Table //tabla de verdad ([A, B, C] -> Out) //variables [0, 0, 0] -> 1; //valores de las entradas y salidas [0, 0, 1] -> 0; [1, X, X] -> 1; END... Out= (!A & B) # (B & C); //ecuación lógica Características También permite la programación secuencial con máquinas de estados. Ejemplo:... state_diagram sreg state S0: goto S1 with { Out=1; } state S1: if (A & B) then S0 with { Out=0; }... end 3

4 Características Para describir el comportamiento de un sistema digital se usa: Ecuaciones booleanas Una descripción del comportamiento usando instrucciones WHEN-THEN Tablas de verdad Tablas de estado Diagramas de transición Características Es un archivo texto que contiene los siguientes elementos: 1. Documentación, incluyendo nombre de programa y comentarios 2. Declaración que identifican las entradas y salidas de las funciones lógicas 3. Instrucciones que especifican las funciones 4. Declaraciones del tipo de dispositivo en que las funciones se implementarán 5. Vectores de prueba. 4

5 Características ABEL necesita un procesador de lenguaje llamado compilador, cuyo trabajo consiste en traducir el archivo de ABEL a un mapa de fusibles (JEDEC) del dispositivo físico seleccionado, pasando por un proceso de validación de las instrucciones, así como de minimización de las funciones para ajustar, si es posible, la capacidad del dispositivo elegido. Sintaxis Identificadores No puede ser mayores de 31 caracteres Iniciar con un carácter alfabético o con un guión bajo Son sensibles a mayúsculas y minúsculas Pueden ser separados por comas No deben contener espacios 5

6 Sintaxis Palabras claves Son identificadores reservados Declarations device else End Equations Goto if istype Macro Module Pin State State_diagram State_register State_vector Then Title Truth_table When With Sintaxis Las líneas escritas en ABEL deben cumplir con los siguientes requisitos: Una línea no debe de exceder de 150 caracteres Empezar los comentarios con comillas ( ) Las líneas o instrucciones terminan con punto y coma(;) 6

7 Sintaxis Caracteres soportados: a - z (lowercase alphabet) A - Z (uppercase alphabet) 0-9 (digits) <space> # $? + & * ( ) - _ = + [ ] { } ; : ' " ` \, < >. / ^ % Cosntantes soportadas:.c. Entrada registrada (transición 0-1-0).D. Reloj con el flanco de bajada.f. Señal flotante de entrada o salida.k. Entrada registrada (transición 1-0-1).P. Registro pre cargado.u. Reloj c9on flanco de subida.x. Condición indeterminada.z. Valor triestado Sintaxis Operadores lógicos Operador Descripció n Ecuación! NOT!A & AND A&B # OR A#B $ EXOR A$B!& NAND!(A&B)!# NOR!(A#B)!$ EXNOR!(A$B) 7

8 Sintaxis Operadores aritmeticos Operador Ejemplo Descripción - -A Complemento a 2 - A-B Resta + A+B Suma No Válidos para conjuntos: * A*B Multiplicación / A/B División entera sin signo % A%B Módulo, resto de división << A<<B Rotar A a izquierda B bits >> A>>B Rotar B a izquierda B bits Sintaxis Operadores relacionales Operador Descripción == igual!= no es igual < menor que <= menor o igual que > Mayor que >= mayor o igual que 8

9 Sintaxis Números Los números puede estar en cuatro bases distintas Binario, octal, decimal y hexadecimal Si no se especifica una base ABEL lo identificará como decimal Para indicar una base diferente es necesario utilizar el símbolo ^ y la inicial de la base. Eje. ^b101 (es el 5 en binario) Sintaxis Declaraciones Es una colección de señales o constantes usadas como referencias de un grupo de expresiones simplificadas en un solo nombre. Eje. Y = [D0, D1, D2, D4, D5]; aset = [a2,a1,a0]; bset = [b2,b1,b0]; 9

10 Partes de un programa 1. Module, inicio del programa, se debe de cerrar con un end 2. TITLE. Líneas de título y comentarios (opcional) 3. Declarations. Asignación de terminales de entrada y salida del dispositivo 4. Descripción lógica. Ecuaciones, tablas de verdad, etc. 5. TEST_VECTORS. Vectores de prueba (opcional) 6. End. Final del programa. Lenguaje HDL 10

11 Descripciones lógicas En esta sección se usan los comandos: EQUATIONS Permite expresar las ecuaciones TRUTH_TABLE Sirve para declarar una tabla de verdad o tabla de estados (-> ; :>) WHEN Y THEN Sirve para declarar el comportamiento del circuito STATE_TABLE Sirve para declarar el comportamiento a través de un diagram de transición Estructura del archivo Encabezado MODULE EQ Declarations Entrada Declaraciones A,B,C PIN 1,2,3; salidas FX, FY PIN 19,18 ISTYPE COM ; EQUATIONS Descripciones lógicas FX = A &!B & C #!B & C; FY = (A #!B # C) & ( A #!C ) Vectores de Prueba TEST_VECTORS ([A,B,C]->[FX,FY])] [0,0,0]->[.X.,.X.]; [0,0,1]->[.X.,.X.]; [0,1,0]->[.X.,.X.]; [0,1,1]->[.X.,.X.]; [1,0,0]->[.X.,.X.]; [1,0,1]->[.X.,.X.]; [1,1,0]->[.X.,.X.]; [1,1,1]->[.X.,.X.]; Final END 11