1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013
|
|
- Juan Francisco Méndez Sandoval
- hace 5 años
- Vistas:
Transcripción
1 E. U. de Informática U. P. M. Departamento de Informática Aplicada 1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013 EJERCICIO 1 Contesta a las siguientes cuestiones (poner una X en la respuesta correcta) : a) Cuántos formatos de instrucción diferentes tiene el MIPS64? o 1 o 3 o 5 o Tantos como tipos de instrucciones aritméticas hay b) La instrucción BEQZ R6, fin o Saltará a la dirección etiquetada como fin cuando R6 sea igual a 0 o Saltará a la dirección etiquetada como fin cuando R6 sea igual a 1 o Saltará a la dirección etiquetada como fin si R6 < fin c) En la arquitectura MIPS64: o El Bus de Datos, el de Direcciones tienen 64 bits, las Instrucciones también ocupan 64 bits o El Bus de Datos tiene 32 bits, mientras las Instrucciones y el Bus de Direcciones tienen 64 bits o Las Instrucciones ocupan 32 bits, los Buses de Datos y Direcciones tienen 64 bits o Los Buses de Datos y Direcciones tienen 32 bits, mientras que las Instrucciones ocupan 64 bits d) En la arquitectura MIPS64, cuál de estas afirmaciones es falsa: o Todas las instrucciones pasan por las cinco fases del cauce o En la fase de escritura en registros se resuelven los saltos o En la fase de fetch se lee la instrucción que se va a ejecutar y se actualiza el Contador de Programa o En la fase de ejecución se forma la dirección absoluta necesaria en las instrucciones de acceso a memoria EJERCICIO 2 Se desea mejorar el rendimiento de un computador introduciendo una tarjeta gráfica que realice las operaciones en una cuarta parte del tiempo. a) Calcular la ganancia en velocidad del sistema para la ejecución de un programa si el 30% del mismo se dedica a operaciones gráficas b) Si el programa tarda 10 segundos en ejecutarse sin la mejora. cuánto tardará con la mejora?
2 EJERCICIO 3 (4 puntos) a) Indicar las dependencias de datos RAW que hay en este programa al ejecutarse sobre un procesador MIPS..data vector:.word32 1,2,3,4,5 salida:.word32 0.text daddi r5, r0, 0 daddi r1, r0, 0 daddi r2, r0, 5 ini: slt r4, r1, r2 beqz r4, fin lw r6, vector(r5) dadd r7, r7,r6 daddi r5, r5, 4 sw r7, salida(r5) daddi r1, r1, 1 j ini fin: b) Realizar el seguimiento de la ejecución del pipeline (una sola iteración del bucle) utilizando paradas del cauce cuando sea necesario. c) Reordenar el código para que se pueda ejecutar, el mismo programa, con bifurcación retardada. Realizar un seguimiento de la ejecución del pipeline (una sola iteración del bucle) utilizando adelantamientos o forwarding cuando sea posible. d) Indicar cuál es la duración de la ejecución completa de este programa (en ciclos) cuando no hay adelantamientos. EJERCICIO 4 a) Indicar las dependencias de datos (RAW y WAW) que pueda haber en el siguiente fragmento de programa al ejecutarse sobre un procesador MIPS. l.d f1, 30(r0) l.d f2, 40(r0) mul.d f3,f1,f2 add.d f4,f1,f2 s.d f3, 30(r0) s.d f4, 40(r0) b) Hacer el seguimiento del anterior fragmento de código sobre el procesador MIPS, utilizando adelantamientos o forwarding cuando sea posible.
3 E. U. de Informática U. P. M. Departamento de Informática Aplicada 1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013 Apellidos... Nombre... Nº matrícula... EJERCICIO 1 Contesta a las siguientes cuestiones (poner una X en la respuesta correcta): a) Cuántos formatos de instrucción diferentes tiene el MIPS64? o 1 X 3 o 5 o Tantos como tipos de instrucciones aritméticas hay b) La instrucción BEQZ R6, fin X Saltará a la dirección etiquetada como fin cuando R6 sea igual a 0 o Saltará a la dirección etiquetada como fin cuando R6 sea igual a 1 o Saltará a la dirección etiquetada como fin si R6 < fin c) En la arquitectura MIPS64: o El Bus de Datos, el de Direcciones tienen 64 bits, las Instrucciones también ocupan 64 bits o El Bus de Datos tiene 32 bits, mientras las Instrucciones y el Bus de Direcciones tienen 64 bits X Las Instrucciones ocupan 32 bits, los Buses de Datos y Direcciones tienen 64 bits o Los Buses de Datos y Direcciones tienen 32 bits, mientras que las Instrucciones ocupan 64 bits d) En la arquitectura MIPS64, cuál de estas afirmaciones es falsa: o Todas las instrucciones pasan por las cinco fases del cauce X En la fase de escritura en registros se resuelven los saltos o En la fase de fetch se lee la instrucción que se va a ejecutar y se actualiza el Contador de Programa o En la fase de ejecución se forma la dirección absoluta necesaria en las instrucciones de acceso a memoria
4 EJERCICIO 2 Se desea mejorar el rendimiento de un computador introduciendo una tarjeta gráfica que realice las operaciones en una cuarta parte del tiempo. a) Calcular la ganancia en velocidad del sistema para la ejecución de un programa si el 30% del mismo se dedica a operaciones gráficas S = 1 F M = 1 1- F + 1-0,3 + 0,7 4 = 1,29 (Aceleración del 29%) b) Si el programa tarda 10 segundos en ejecutarse sin la mejora. cuánto tardará con la mejora? A TiempoEjecuciónSinMejora 1,29 TiempoEjecuciónConMejora 10 TiempoEjecuciónConMejora TiempoEjecuciónConMejora = 7,75 s EJERCICIO 3 (4 puntos) a) Indicar las dependencias de datos RAW que hay en este programa al ejecutarse sobre un procesador MIPS..data vector:.word32 1,2,3,4,5 salida:.word32 0,0,0,0,0.text daddi r5, r0, 0 daddi r1, r0, 0 daddi r2, r0, 5 ini: slt r4, r1, r2 ; Hay 2 RAW con la segunda y tercera instrucción (r1 y r2) beqz r4, fin ; RAW con la instrucción anterior (r4) lw r6, vector(r5) ; RAW con la primera instrucción-no produce retardo (r5) dadd r7, r7,r6 ; RAW con la sexta instrucción (r6) daddi r5, r5, 4 sw r7, salida(r5) ; RAW con la séptima instrucción (r7) ; RAW con la octava instrucción (r5) daddi r1, r1, 1 ; RAW con la segunda instrucción-no produce retardo (r1) j ini fin:
5 E. U. de Informática U. P. M. Departamento de Informática Aplicada 1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013 Apellidos... Nombre... Nº matrícula... b) Realizar el seguimiento de la ejecución del pipeline (una sola iteración del bucle) utilizando paradas del cauce cuando sea necesario daddi r5,r0,0 F D E M W daddi r1,r0,0 F D E M W daddi r2,r0,5 F D E M W ini slt r4,r1,r2 F D D D E M W F D E M W F D E beqz r4,fin F F F D D D E M W F D D D E M W F D lw r6,vector(r5) F F F D E M W F F F D E M W F dadd r7,r7,r6 F D D D E M W F D D D E M W daddi r5,r5,4 F F F D E M W F F F D E M W sw r7,salida(r5) F D D D E M W F D D D E M W daddi r1,r1,1 F F F D E M W F F F D E M W j ini F D E M W F M E M W fin F X X X X F X X X
6 c) Reordenar el código para que se pueda ejecutar, el mismo programa, con bifurcación retardada. Realizar un seguimiento del código reordenado de la ejecución del pipeline (una sola iteración del bucle) utilizando adelantamientos o forwarding cuando sea posible. Una posible opción es mover la instrucción sw r7, salida(r5) después de la instrucción de salto incondicional j ini, para evitar que se ejecute ejecutándose el programa sólo una vez daddi r5,r0,0 F D E M W daddi r1,r0,0 F D E M W daddi r2,r0,5 F D E M W ini slt r4,r1,r2 F D E M W F D E M W F D E M beqz r4,fin F D D E M W F D D E M W F D D lw r6,vector(r5) F F D E M W F F D E M W F F dadd r7,r7,r6 F D D E M W F D D E M W daddi r5,r5,4 F F D E M W F F D E M W daddi r1,r1,1 F D E M W F D E M W j ini F D E M W F D E M W sw r7,salida(r5) F D E M W F D E M W fin
7 E. U. de Informática U. P. M. Departamento de Informática Aplicada 1ª Prueba Parcial de Arquitectura de Computadores 25 de octubre de 2013 Apellidos... Nombre... Nº matrícula... d) Indicar cuál es la duración de la ejecución completa de este programa (en ciclos) cuando no hay adelantamientos y cuando sí se utilizan dichos adelantamientos? El programa se recorre 5 veces 4 (llenar cauce) + 11(nº instrucciones)+8(retardos acumulados) = 23 (primer recorrido) 4(8 + 7) =60 (cuatro recorridos siguientes) El esquema de parada: slt r4, r1, r2 F D E M W beqz r4, fin F D D D E M W lw r6, vector(r5) F F F F D E M W añade 7 ciclos más. Total: =90 ciclos EJERCICIO 4 a) Indicar las dependencias de datos (RAW y WAW) que pueda haber en el siguiente fragmento de programa al ejecutarse sobre un procesador MIPS. l.d f1, 30(r0) l.d f2, 40(r0) mul.d f3,f1,f2 ; RAW con instrucciones 1 y 2 (f1,f2) add.d f4,f1,f2 ; RAW con instrucciones 1 y 2 (f1,f2) s.d f3, 30(r0) ; RAW con instrucción 3 (f3) s.d f4, 40(r0) ; RAW con instrucción 4 (f4) No hay dependencias WAW.
8 e) Hacer el seguimiento del anterior fragmento de código sobre el procesador MIPS, utilizando adelantamientos o forwarding cuando sea posible. l.d f1,30(r0) F D E M W l.d f2,40(r0) F D E M W mul.d f3,f1,f2 F D D x x x x x x x M W add.d f4,f1,f2 F F D M W s.d f3,30(r0) F D D D D D D E M W s.d f4,40(r0) F F F F F F D E M W F D E M W
Apellidos... Nombre... Nº matrícula... Contesta a las siguientes cuestiones (rodea con un círculo la respuesta correcta):
Arquitectura de Computadores 5 de octubre de 03 Apellidos... Nombre... Nº matrícula... EJERCICIO ( puntos) Contesta a las siguientes cuestiones (rodea con un círculo la respuesta correcta):. Cuántos tamaños
Más detallesArquitectura de Computadores
Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) MIPS 64 7. Memoria Caché 8. Arquitecturas RISC Arquitectura
Más detallesARQUITECTURA DE COMPUTADORES
Escuela Universitaria de Informática Ingeniería de Computadores ARQUITECTURA DE COMPUTADORES PRÁCTICA Nº 3 DESENROLLADO DE BUCLES INTRODUCCIÓN Este documento contiene el enunciado de la práctica de desenrollado
Más detallesArquitectura de Computadores Problemas (hoja 2). Curso
Arquitectura de Computadores Problemas (hoja 2). Curso 2006-07 1. El siguiente fragmento de código se ejecuta en un DLX con segmentación: SUB R1,R2,R3 ADD R4,R5,R6 SUB R5,R4,R8 ADD R7,R2,R3 ADD R9,R7,R3
Más detallesEjercicios de Paralelismo a Nivel de Instrucción
Ejercicios de Paralelismo a Nivel de Instrucción J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo
Más detalles3. SEGMENTACIÓN DEL CAUCE
3. SEGMENTACIÓN DEL CAUCE 1 SEGMENTACIÓN DEL CAUCE 1. Conceptos básicos 2. Etapas del MIPS64 3. Riesgos 4. Operaciones muticiclo 2 SEGMENTACIÓN DEL CAUCE 1. Conceptos básicos 3 Conceptos básicos Ciclo
Más detallesApellidos Nombre Grupo. Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012
Apellidos Nombre Grupo Arquitectura e Ingeniería de Computadores. Examen Final (Teoría parte primer cuatrimestre). 18/06/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las
Más detallesNombre: Carnet: Examen Parcial 1 (35 Puntos)
Universidad simón Bolívar Departamento de Electrónica y Circuitos / Sección de Sistemas Digitales EC7 Arquitectura del Computador II Trimestre Abril Julio de 008 0/0/008 Nombre: Carnet: Examen Parcial
Más detalles1) En un DLX con segmentación ejecutamos el siguiente fragmento de código:
Arquitectura e Ingeniería de Computadores. Examen Parcial (Problemas). 10/02/2009 1) En un DLX con segmentación ejecutamos el siguiente fragmento de código: ADDI r3,r0,#3 L1 : SUBD F2,F6,F8 SUBD F4,F8,F6
Más detallesSoluciones a ejercicios de Paralelismo a Nivel de instrucción
Soluciones a ejercicios de Paralelismo a Nivel de instrucción J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores
Más detallesArquitectura de Computadores Problemas (hoja 2). Curso
Arquitectura de Computadores Problemas (hoja 2). Curso 2012-13 1. Sea la siguiente secuencia de código de instrucciones en punto flotante para un computador similar al DLX que aplica gestión dinámica de
Más detallesArquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
Más detalles2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES
2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2.1. Completa tus conocimientos del MIPS64 (una versión de MIPS). Debes aprender qué registros tiene, tipos de
Más detalles2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES
2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2.1. Completa tus conocimientos del MIPS64 (una versión de MIPS). Debes aprender qué registros tiene, tipos de
Más detallesDepartamento de Automática
Departamento de Automática Tema 3 Paralelismo a nivel de instrucción (I) Prof. Dr. José Antonio de Frutos Redondo Dr. Raúl Durán Díaz Curso 2010-2011 Tema 3. Paralelismo a Nivel de Instrucción I Planificación
Más detallesArquitectura e Ingeniería de Computadores Problemas (hoja 3). Curso
Arquitectura e Ingeniería de Computadores Problemas (hoja 3). Curso 2006-07 1. Sea la siguiente secuencia de código de instrucciones en punto flotante para un computador similar al DLX que aplica gestión
Más detalles2. ARQUITECTURA BÁSICA DE MIPS 64
2. ARQUITECTURA BÁSICA DE MIPS 64 1 ARQUITECTURA BÁSICA DE MIPS 64 1. Características RISC de MIPS64 2. Registros y memoria 3. Instrucciones enteras 4. Instrucciones de coma flotante 5. El ensamblador
Más detallesEXAMEN DE ARQUITECTURA II Septiembre, 2010
NOMBRE Y APELLIDOS DEL ALUMNO: EXAMEN DE ARQUITECTURA II Septiembre, 2010 El examen consta de dos bloques de cuestiones de teoría y otro de ejercicios, algunos de ellos con respuestas de opción múltiple.
Más detallesProblema. Dispone del siguiente fragmento de código intermedio:
Problema Dispone del siguiente fragmento de código intermedio: Loop: LD ADDD SD SUBI BNEZ F0,0(R1) F4,F0,F2 0(R1),F4 R1,R1,#8 R1,Loop y de un procesador VLIW con un formato de instrucción de 5 slots (4
Más detallesAspectos avanzados de arquitectura de computadoras Superescalares I. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Superescalares I Facultad de Ingeniería - Universidad de la República Curso 2017 Instruction Level Parallelism Propiedad de un programa. Indica qué tanto
Más detallesParalelismo al nivel de instrucciones
Paralelismo al nivel de instrucciones Arquitectura de Computadoras M. C. Felipe Santiago Espinosa Mayo de 2017 Qué es la segmentación o pipelining? O Técnica para la generación de paralelismo en microprocesadores.
Más detallesOBJETIVOS ALGUNAS CONSIDERACIONES SOBRE WINDLX
Arquitectura de Sistemas Paralelos 3 er curso de Ingeniería Técnica en Informática de Sistemas Práctica: Procesador segmentado DLX. Técnicas de optimización Curso 2005/2006 OBJETIVOS En esta práctica se
Más detallesTutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción
Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Paralelismo a nivel de instrucción
Más detallesTema 7: Procesadores superescalares
Tema 7: Procesadores superescalares Arquitectura de Computadores y Sistemas Operativos I 4º Curso Plan 96 Escuela Técnica Superior Ingenieros Telecomunicaciones DISCA Tema 7: Procesadores superescalares
Más detallesTema 1: PROCESADORES SEGMENTADOS
Tema 1: PROCESADORES SEGMENTADOS 1.1. Procesadores RISC frente a procesadores CISC. 1.2. Clasificación de las arquitecturas paralelas. 1.3. Evaluación y mejora del rendimiento de un computador. 1.4. Características
Más detallesArquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012
Apellidos Nombre Grupo: Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las afirmaciones puede ser cierta
Más detalles6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Más detallesAspectos avanzados de arquitectura de computadoras Pipeline. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline Facultad de Ingeniería - Universidad de la República Curso 2017 Objetivo Mejorar el rendimiento Incrementar frecuencia de reloj? Ancho de los
Más detallesTema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento
Soluciones a los problemas impares Tema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento Arquitectura de Computadores I Curso 2009-2010 Tema 1: Hoja: 2 / 18 Tema 1: Hoja:
Más detallesDefinición de prestaciones
Definición de prestaciones En términos de velocidad. Diferentes puntos de vista: Tiempo de ejecución. Productividad (throughput) Medidas utilizadas En función de la duración del ciclo de reloj y del número
Más detallesSuperescalares. Scheduling dinámico: algoritmo de Tomasulo
Superescalares Scheduling dinámico: algoritmo de Tomasulo Introducción Scheduling dinámico significa que la CPU (el hardware) puede reordenar las instrucciones. La mayoría de las CPUs de escritorio son
Más detallesApellidos, Nombre: No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados
No se considerarán como válidas las respuestas en las que no se justifiquen los cálculos realizados Puntuación: No se permite el uso de ningún tipo de documentación, ni de calculadora Sólo existe una única
Más detallesPROCESADORES DE EMISIÓN MÚLTIPLE
PROCESADORES DE EMISIÓN MÚLTIPLE Cómo conseguir un CPI1)? Emitiendo varias instrucciones en un mismo ciclo de reloj Dos clases de procesadores de emisión múltiple Superescalares y VLIW (Very Long
Más detallesArquitectura de Computadores II Clase #5
Arquitectura de Computadores II Clase #5 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Algunas ideas para mejorar el rendimiento Obvio: incrementar la frecuencia
Más detallesArquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 1. La
Más detallesArquitectura de Computadoras. Simulador WINMIPS64
Arquitectura de Computadoras Simulador WINMIPS64 Procesador MIPS 32 registros de uso general: r0.. r31 (64 bits) excepto r0 siempre igual a 0 32 registros de punto flotante: f0.. f31 (64 bits) 2 30 palabras
Más detallesCOMPUTADORES SEGMENTADOS (DLX)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica
Más detallesTutorías con Grupos Reducidos (TGR) Parte 1: Evaluación de prestaciones
Tutorías con Grupos Reducidos (TGR) Parte 1: Evaluación de prestaciones ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Evaluación de Prestaciones Curso 2011/2012
Más detallesAutor: Longinos Recuero Bustos
Actividad 1.1 Autor: Longinos Recuero Bustos Suponiendo que se aplica una mejora a una máquina de tal forma que el rendimiento es 20 veces superior al que tenía y considerando que la mejora únicamente
Más detallesMultiplicación de matrices con DLX
Multiplicación de matrices con DLX Universidad de Salamanca Depto. Informática y Automática Arquitectura e Ingeniería de computadores Trabajo presentado por: Sergio Garrido Chamorro Santiago González Pérez
Más detallesArquitectura de Computadores Segmentación del Cauce - 1
En este capítulo vamos a ver cómo mejorar las prestaciones de la CPU mediante los procesadores segmentados (o en pipeline), los cuales incorporan una técnica para acelerar el ritmo de ejecución de las
Más detallesPROBLEMAS TEMA 1: Estructuras de interconexión de un computador
PROBLEMAS TEMA 1: Estructuras de interconexión de un computador Problemas propuestos en examen 1.1 Una CPU que emplea un tamaño de palabra de 16 bits tiene un repertorio de 16 instrucciones con un formato
Más detallesProcesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
Más detallesTema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento
Enunciados de problemas Tema 1. Introducción a la arquitectura de computadores: diseño, coste y rendimiento Arquitectura de Computadores I Curso 2009-2010 Tema 1: Hoja: 2 / 12 Tema 1: Hoja: 3 / 12 Base
Más detallesArquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016 1. La
Más detallesEl procesador. Datapath para las instrucciones de brinco
El procesador Datapath para las instrucciones de brinco Instrucciones de brinco Dos tipos de instrucciones de brincos: 1. Brinco condicional. beq $t0, $t1, Etiqueta ; if t0 == t1 goto Etiqueta 2. Brinco
Más detallesPROCESADORES DE EMISIÓN MÚLTIPLE
PROCESADORES DE EMISIÓN MÚLTIPLE Cómo conseguir un CPI1)? Emitiendo varias instrucciones en un mismo ciclo de reloj Dos clases de procesadores de emisión múltiple Superescalares y VLIW (Very Long
Más detallesEjercicios del Tema 3. Fundamentos de la programación en ensamblador
Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Dada la siguiente expresión de un lenguaje de alto nivel int a = 6; int b = 7; int c = 3; int d; d = (a+b) * (a+b); Indique
Más detallesEl procesador. Datapath y control
El procesador Datapath y control Introducción En esta parte del curso contiene: Las principales técnicas usadas en el diseño de un procesador. La construcción del datapath y del control. Estudiaremos la
Más detallesArquitectura de Computadoras. Clase 4 Segmentación de Instrucciones
Arquitectura de Computadoras Clase 4 Segmentación de Instrucciones Segmentación de cauce: Conceptos básicos La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware
Más detalles#define MAX 1024 void escala_vect (float A[MAX], float B[MAX], float k) { int i; for (i=0; i < MAX; i++) B[i]=k*A[i]; }
PROBLEMA 1 Memoria Cache (10 puntos) Supongamos un sistema con un procesador que lanza direcciones de 32 bits. Dispone de dos caches, una para instrucciones y otra para datos, de 8 KBytes cada una. La
Más detallesEjercicios del tema 4. El procesador
jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes
Más detallesSegmentación de instrucciones
7HPD6HJPHQWDFLyQGH,QVWUXFFLRQHV 2EMHWLYRV 5HIHUHQFLDV (WDSDVGHXQFDXFH 3DURQHV HVWUXFWXUDOHV SRUGHSHQGHQFLDGHGDWRV SRUGHSHQGHQFLDGHFRQWURO 0RGLILFDFLyQGHXQFDXFHSDUDRSHUDFLRQHVPXOWLFLFOR (MHPSORHO0,365 1
Más detallesTEMA I PROCESADORES SEGMENTADOS. UNED Manuel Fernandez Barcell
TEMA I PROCESADORES SEGMENTADOS UNED Manuel Fernandez Barcell Http://www.mfbarcell.es Capítulo 1. Procesadores segmentados 1.1. Guión-esquema 1.2. Introducción 1.3. Procesadores RISC frente a procesadores
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Más detallesSegmentación del ciclo de instrucción
Segmentación del ciclo de instrucción William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de Computadores
Más detallesTema 10. Introducción a la op5mización de código
Tema 10. Introducción a la op5mización de código Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Más detallesProcesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
Más detallesEjercicios del Tema 3. Fundamentos de la programación en ensamblador
Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Escriba un programa en ensamblador del MIPS 32 para calcular la suma de los 100 primeros números naturales. El programa
Más detalles1. Motivación. 2. Procesadores superescalares. 3. Procesadores VLIW. 4. Procesadores supersegmentados.
TEMA 9: LANZAMIENTO MÚLTIPLE DE INSTRUCCIONES 1. Motivación. 2. Procesadores superescalares. 3. Procesadores VLIW. 4. Procesadores supersegmentados. Bibliografía: J.L. Hennessy & D. A. Patterson. Computer
Más detallesDepartamento de Automática
Departamento de Automática Tema 2 Estructuras segmentadas Prof. Dr. José Antonio de Frutos Redondo Dr. Raúl Durán Díaz Curso 2010-2011 Tema 2. Estructuras segmentadas Noción de segmentación Rendimiento.
Más detallesEstrategias de predicción dinámicas.
Estrategias de predicción dinámicas. Las técnicas que vamos a ver ahora para predicción de saltos se basan en información conocida sólo en tiempo de ejecución. Dos estructuras son necesarias para realizar
Más detallesSegmentación del ciclo de instrucción
Segmentación del ciclo de instrucción v.2012 William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de
Más detallesADDI R4,R0,#2 ADDI R1,R0,#40 LOOP: LW R2,0(R1) SUBI R3,R2,#1 MUL R2,R3,R2 DIV R2,R3,R4 SW 0(R1),R2 SUBI R1,R1,#4 BNEZ R1, LOOP ADDI R4,R0,#0
P2. (3 puntos) El siguiente código en ensamblador recorre un vector v, que comienza en la posición 0, calculando para cada v[i] el número de combinaciones que pueden darse con v[i] elementos tomados de
Más detallesPlanificación dinámica - Concepto
Planificación dinámica - Concepto Despacho y ejecución en orden: una limitación. Stall también detiene a operaciones independientes. DIVD F0,F2,F4 ADDD F10,F0,F8 SUBD F12,F8,F14 (1) (2) (3) No siempre
Más detallesTema 5. Segmentación: conceptos básicos
Tema 5. Segmentación: conceptos básicos Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO ARISMENDI
Más detalles5. Procesador: camino de datos y control
Fundamentos de Computadores Ingeniería de Telecomunicación Departamento de Automática Escuela Politécnica Superior Curso académico 2009 2010 Contenidos 1 Control de operaciones elementales 2 3 4 5 Objetivos
Más detallesProcesadores Superescalares
Departamento de Electrónica y Circuitos EC3731 Arquitectura del Computador II Prof. Osberth De Castro Prof. Juan C. Regidor Prof. Mónica Parada Segmentación de Cauce y Paralelismo Multiples unidades de
Más detallesTratamiento de Excepciones en MIPS
Tratamiento de en MIPS Elías Todorovich Arquitectura I - Curso 2013 Riesgos de Control Las direcciones del PC no son secuenciales (PC = PC + 4) en los siguientes casos: Saltos condicionales (beq, bne)
Más detalles202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES
202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202
Más detallesARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados
Departament d Informàtica Sistemes i Computadors ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados SUGERENCIAS PARA LA RESOLUCIÓN DE LOS PROBLEMAS La ruta datos propuesta en todos
Más detallesSegmentación de cauce
Segmentación de cauce 11ª Semana Bibliografía: [HAM03] Cap.8 Organización de Computadores. Hamacher, Vranesic, Zaki. McGraw-Hill 2003 Signatura ESIIT/C.1 HAM org [STA8] Sec.12.4 Organización y Arquitectura
Más detallesIntroducción a paralelismo a nivel de instrucción
Introducción a paralelismo a nivel de instrucción Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Grupo
Más detallesEjercicio 1. Considere el siguiente fragmento en ensamblador:
UNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA GRADO EN INGENIERÍA INFORMÁTICA. ESTRUCTURA DE COMPUTADORES Para la realización del presente examen se dispondrá de 1:30 horas. NO se podrán
Más detallesSección de procesamiento: El camino de datos
Sección de procesamiento: El camino de datos Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución
Más detallesTema 3 (III) Fundamentos de la programación en ensamblador
Tema 3 (III) Fundamentos de la programación en ensamblador Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos } Fundamentos básicos de la
Más detallesEjercicios para el 3er parcial
Problema 1: Representar la ejecución de las siguientes instrucciones: Add $2, $5, $4 Add $4, $2, $5 Lw $5, 100($2) Add $3, $5, $4 Beq $8, $8, s1 And $1, $2, $3 OR $4, $5, $6 s1: Sub $7, $8, $9 Ejercicios
Más detallesUNIVERSIDAD CARLOS III DE MADRID DEPARTAMENTO DE INFORMÁTICA GRADO EN INGENIERÍA INFORMÁTICA. ESTRUCTURA DE COMPUTADORES
Ejercicio 1 Los siguientes números se encuentran representados en complemento a dos utilizando 6 bits. Indique su correspondiente valor decimal: a) 010011 b) 100111 Ejercicio 3 Dada la siguiente expresión
Más detallesTema 3. Leyes sobre el aumento de prestaciones
Tema 3. Leyes sobre el aumento de prestaciones Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO ARISMENDI
Más detallesPráctica 4. DESENROLLADO DE BUCLES.
Práctica 4. DESENROLLADO DE BUCLES. Objetivos. Aplicar la técnica del desenrollado de bucles para extraer paralelismo a los programas y aplicar la técnica de reorganización de código para ver cómo mejora
Más detallesPipelining. Introducción
Pipelining Introducción Definición Técnica de implementación. Consiste en ejecutar traslapadas varias instrucciones al mismo tiempo. Universidad de Sonora Arquitectura de Computadoras 2 Ejemplo Pasos para
Más detallesCAPÍTULO 2 PROCESADORES SUPERESCALARES. TERMINACIÓN y RETIRADA
CAPÍTULO 2 PROCESADORES SUPERESCALARES TERMINACIÓN y RETIRADA TERMINACIÓN Las instrucciones finalizadas (han sido ejecutadas) quedan a la espera para la terminación ordenada de todas las instrucciones
Más detallesint vector[100]; // en principio vector tiene al menos // cien elementos aunque pueda tener más... for (i=0; i<100; i++) vector[i] = vector[i] + 1;
ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS. BOLETÍN DE EJERCICIOS DE Introducción al paralelismo. Curso 04/05 (SOLUCIONES) 1. Inicialmente R3 = R2 + 400. como
Más detallesTEMA 3 PROCESADORES VECTORIALES
TEMA 3 PROCESADORES VECTORIALES A T 5 1 1 8 A r q u i t e c t u r a e I n g e n i e r í a d e C o m p u t a d o r e s I J u a n A n t o n i o M a e s t r o PROCESADORES VECTORIALES V e n t a j a s d e
Más detallesEC - Bibliografía EC -
. Introducción 2. IPS 3. Segmentación 4. Riesgos estructurales 5. Riesgos de datos 6. Riesgos de control 7. Riesgos de control con riesgos LDE 8. Resumen Bibliografía Hennessy Patterson Apendice A, 4ª
Más detallesIntroducción al lenguaje ensamblador DLX: instrucciones de enteros.
PRÁCTICA 0.a Introducción al lenguaje ensamblador DLX: instrucciones de enteros. OBJETIVO El objetivo de esta práctica es la familiarización con el lenguaje ensamblador DLX, analizando la ejecución de
Más detallesArquitectura de Computadores I. Sistema de memoria 3 (Solución): Segmentación + Bancos
Universidad del País Vasco Facultad de Informática Departamento de Arquitectura y Tecnología de Computadores Arquitectura de Computadores I Sistema de memoria 3 (Solución): Segmentación + Bancos En un
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesTest: Conteste exclusivamente en HOJA DE LECTURA ÓPTICA. No olvide marcar que su tipo de examen es C
MATERIAL PERMITIDO: los libros Estructura y tecnología de computadores y Problemas de estructura y tecnología de computadores, ed. Sanz y Torres, y calculadora. NO SE PERMITEN FOTOCOPIAS. INSTRUCCIONES:
Más detallesRiesgos de Control. Problemas con el Control de Flujo Saltos en el MIPS R3000 Métodos de Resolución
Arquitectura (08/09) Riesgos Control Problemas con el Control Flujo Saltos en el MIPS R3000 Métodos Resolución Reducción la Latencia Predicción Salto Salto Retardado 53 Arquitectura (08/09) Problemas con
Más detallesLABORATORIO DE COMPUTADORAS
U.N.J.U. F.I. INGENIERÍA INFORMÁTICA LABORATORIO DE COMPUTADORAS ARQUITECTURA BÁSICA DE LAS COMPUTADORAS TEMA: ARQUITECTURA Y MICROPROGRAMACIÓN Conceptos Básicos Computadora Digital: implica que la información
Más detallesEstructura de Computadores II
Estructura de Computadores II Folleto Nº 1 SEGMENTACIÓN Jesús Ruiz M. Procesador U de Datos S1+S2 S1&S2 S1-S2 S1 S2 Control Bus S1 Bus S2 Bus Dest S1^S2 S1>>S2 S1a S2 A S1 S2 L 0 1 U A Registros
Más detallesEjercicios Jerarquía de Memoria
Ejercicios Jerarquía de Memoria Grupo ARCOS Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de Madrid Contenidos 1. Memoria caché CPU cache Memoria principal 2. Memoria
Más detallesARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN De Diego Varona, Rubén Romay López, Oscar Manuel Vega Martínez, Jorge INTRODUCCIÓN La representación de la instrucción en la computadora se denomina formato.
Más detallesProgramación en ensamblador Ejercicios propuestos
Programación en ensamblador Ejercicios propuestos Ejercicio 1. Dada la siguiente expresión de un lenguaje de alto nivel int a = 6; int b = 7; int c = 3; int d; d = (a+b) * (a+b); Indique un fragmento de
Más detallesUNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III. SIMULADOR DLX (jbz)
UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III SIMULADOR DLX (jbz) Integrantes: Denis José Torres Guadamuz 2001 10500
Más detalles