Tema 7: Procesadores superescalares
|
|
- María Cristina Palma Río
- hace 7 años
- Vistas:
Transcripción
1 Tema 7: Procesadores superescalares Arquitectura de Computadores y Sistemas Operativos I 4º Curso Plan 96 Escuela Técnica Superior Ingenieros Telecomunicaciones DISCA
2 Tema 7: Procesadores superescalares 1. Operaciones multiciclo 2. Dependencias 3. Gestión dinámica de instrucciones 3.1 Algoritmo de Tomasulo 4. Aumento de prestaciones 4.1 Procesadores superescalares 4.2 Procesadores VLIW 4.3 Procesadores supersegmentados 2
3 1. Operaciones multiciclo PROBLEMA: Instrucciones enteras complejas (mult y div) Instrucciones en coma flotante Necesitan fases de ejecución mucho más largas Cómo segmentar entonces? Soluciones Aumentar periodo de reloj (penaliza otras fases) Más HW para mejorar fase EX (no siempre posible) Permitir fase de EX con varios ciclos MULTICILO DISCA 3
4 1. Operaciones multiciclo (2) Múltiples operadores Nuevas instrucciones se ejecutan mejor en HW específico Poner operadores específicos para las operaciones. En la fase de ID se decide que operador se encarga de la ejecución. Operadores: convencionales o segmentados. Parámetros: tiempo de evaluación (T ev ) y tasa de iniciación (IR) No todas las instrucciones durarán los mismo EX Sumador c.f. IF ID Multiplicador Divisor MEM WB DISCA 4
5 1. Operadores multiciclo (3) Operadores añadidos al DLX Sumador/restador de coma flotante.t ev =4 IR=1por ciclo Multiplicador entero/coma flotante.t ev =7 IR=1 por ciclo Divisor entero/coma flotante. T ev =24 IR=1 por 24 ciclos La fase MEM está vacía en operaciones multiciclo Ejemplo: add R1,R2,R3 IF ID EX ME WB addd F0,F2,F4 IF ID A1 A2 A3 A4 ME WB multd F6,F8,F10 IF ID M1 M2 M3 M4 M5 M6 M7 ME WB multd F4,F9,F10 IF ID M1 M2 M3 M4 M5 M6 M7 ME WB Divd F8,F12,F22 IF ID DIV DIV DIV DIV DIV DIV DIV
6 1. Op. Multiciclo: DLX EX MEM A1 A2 A3 A4 IF ID M1 M2 M3 M4 M5 M6 M6 WB DIV (24 ciclos) Necesidad de nuevos registros entre etapas Multiplexor en la entrada de WB Aparecen nuevos riesgos? DISCA 6
7 2. Dependencias: definición El problema: Sin multicilo pocos stall CPI 1 Con multiciclo muchos stall CPI >> 1 Debemos conseguir bajar al máximo el CPI Paralelismo a nivel de instrucción (ILP) Posibilidad de solapamiento en las secuencias de instrucciones. Depende de si las instrucciones son independientes. ILP pocos conflictos pocos stall CPI DISCA 7
8 2. Dependencias: Clasificación Dos instrucciones son independientes si pueden ejecutarse simultáneamente son ningún problema SE PUEDEN REORDENAR Tipos de dependencias: Estructurales. Depende del HW y del tipo de operación. De Datos. Dependen de las operaciones y los datos. De Nombre. Dependen de las operaciones y los datos. De Control. Dependen de las operaciones de salto. DISCA 8
9 2.1 Dependencias Estructurales Dependencias estructurales. Dos operaciones utilizan el mismo elemento de ejecución (operador). No generan riesgos entre operaciones DLX no multiciclo. Sólo aparecen riesgos con operaciones tipo DIV. En DLX: insertar ciclos de espera (retrasa todas las operaciones). Escritura simultáneas en banco de registros. Ejemplo: MULD y ADDD Se puede evitar utilizando banco de registros con más de un puerto de escritura muy caro En DLX: dos bancos de registros (uno para enteros y otro para coma flotante). DISCA 9
10 2.1 Dependencias Estructurales Ventajas doble banco de registros: No se producen riesgos estructurales entre operaciones. Se duplica el número total de registros, sin complicar la lógica de decodificación, ni aumentar el tiempo de acceso. Inconvenientes La operaciones enteras MUL y DIV tienen que tener sus operandos en banco de reg. de coma flotante Son necesarias operaciones para transferir datos entre registros. Se limita el número de registros de cada tipo DISCA 10
11 2.2 Dependencias Estructurales EX MEM WB Enteros A1 A2 A3 A4 IF ID M1 M2 M3 M4 M5 M6 M6 WB Flotantes DIV (24 ciclos) DISCA 11
12 2.2 Dependencias de Datos Dadas dos instrucciones i y j, j lógicamente después de i, existe una dependencia de datos entre ellas si: i produce un resultado usado por j. Existe una instrucción k entre i y j y existe dependencia de datos i k j. Esta cadena puede ser tan larga como el propio programa Ejemplo. lp: LD F0, 0(R1) ADDD F4,F0,F2 SD 0(R2),F4 DISCA 12
13 2.3 Dependencias de Nombre Dos instrucciones utilizan el mismo registro o posición de memoria (elemento). No hay flujo de datos entre ellas. Dos instrucciones i y j, j lógicamente después de i, pueden tener: Antidependencia. La instrucción j escribe sobre un elemento que i lee. Dependencia de salida. Las dos instrucciones escriben sobre el mismo elemento. DISCA 13
14 2.4 Dependencias de Control Es la ordenación de las instrucciones respecto a una instrucción de salto previa. TODA instrucción tiene una dependencia de control con algún salto. ; Dep. Nombre LD F0,0(R1) ADDD F4,F0,F2 SD 0(R1),F4 LD F0,-8(R1) ADDD F4,F0,F2 ;Dep. Control BEQZ R1,exit LD F10,0(R1) ADDD F4,F10,F2 SD 0(R1),F4 exit: DISCA 14
15 2.5 Dependencias: Resumen Indican la posibilidad de un riesgo. ILP Presencia simultanea de instrucciones dependientes en unidad segmentada riesgos Riesgos ciclos paradas CPI Dependencia De datos Antidependencia De salida De Control Riesgos posibles RAW WAR WAW De Control DISCA 15
16 2.5 Dependencias: Conclusiones Objetivo: aumentar ILP reducir CPI Bloque básico: secuencia de instrucciones entre dos instrucciones de salto. Hay suficiente ILP en un bloque básico? 15% de saltos 6 ó 7 instrucciones por bloque Instrucciones dentro de un bloque pueden tener dependencias. Loop-level: solapar la ejecución de iteraciones de bucles Idea: solapar ejecución bloques básicos. Gestión estática el compilador reordena el código. Gestión dinámica el HW cambio el orden de ejecución de las instrucciones. DISCA 16
17 3. Gestión dinámica de instrucciones El HW aumenta el ILP reordenando la ejecución de las instrucciones: Las instrucciones independientes se ejecutan lo más simultáneamente posible. Las instrucciones dependientes se ejecutan en orden. Hasta ahora, si una instrucción se para, también se paran todas las posteriores, aún cuando esas instrucciones sean independientes de las que se encuentran en la unidad. Ejemplo. DIVD F0,F2,F4 ADDD F10,F0,F8 MULTD F12,F8,F14 DISCA 17
18 3. Gestión dinámica de instrucciones (2) IDEA: el HW detecta cuando una instrucción no tiene dependencias y la ejecuta aunque haya otra parada. Ventajas Compilador más sencillo. Soluciona dependencias desconocidas en compilación. No hay que optimizar código compatibilidad binaria Inconvenientes: HW más complicado DISCA 18
19 3.1 Algoritmo de Tomasulo Objetivos: Procesar las instrucciones en los operadores a la misma velocidad con la que las suministra la etapa ID CPI 1 Ejecutar simultáneamente instrucciones independientes. Detectar las instrucciones dependientes y gestionarlas correctamente. Permitir que las instrucciones independientes se ejecuten antes que instrucciones dependientes paradas. DISCA 19
20 3.1 Algoritmo de Tomasulo(2) Unidad de ejecución entera EX MEM WB Enteros IF ID Load/Store Flotante Issue A1 A2 A3 A4 M1 M2 M3 M4 M5 M6 M6 WB Flotantes DIV (24 ciclos) Unidad de ejecución de coma flotante DISCA 20
21 3.1 Algoritmo de Tomasulo(3) Aplicar algoritmo sólo a multiciclo Unidad load/store coma flotante: Datos de mayor tamaño. Detección de dependencias gestión dinámica posible Fallos de cache no afectan unidad entera y otras instrucciones Etapa ISSUE: implementación algoritmo. Si el operador no disponible esperar. Operando no disponible esperar. Operador libre, operandos disponibles ejecutar. Dónde esperan las instrucciones? DISCA 21
22 3.1 Algoritmo de Tomasulo(3) Dónde esperan las instrucciones? En estapa Issue? NO En operador? SI, pero Falla cuando otra instrucción pide mismo operador En estructura de datos? OK Ejemplo1: DIVD F0,F2,F4 ADDD F10,F0,F8 MULTD F12,F6,F8 Ejemplo2: DIVD F0,F2,F4 ADDD F10,F0,F8 ADDD F18,F2,F4 MULTD F12,F6,F10 DISCA 22
23 3.1 Algoritmo de Tomasulo(4) Memoria COLA DE INSTRUCCIÓNES Registros FP TAG-VALOR-DIRECCIÓN VALOR-DIRECCIÓN F1 VALOR F2 ETAPA ISSUE BUS COMÚN TAG VALOR VALOR TAG VALOR VALOR S/R M/D DISCA 23
24 3.1 Algoritmo de Tomasulo(5) Todos las transferencias se hacen etiquetando los datos a transferir con un nombre (TAG). Elementos de la ruta de datos: Cola de instrucciones antes de la etapa ISSUE. Banco de registros coma flotante Operadores y estaciones de reserva. Cada entrada contiene una instrucción en espera para su ejecución. (Operadores virtuales) Tampones comunicación con memoria. Bus común. Se transfiere siempre dato y TAG asociado. Todos los elementos ven el TAG y deciden si necesitan coger el dato transferido. DISCA 24
25 3.1 Algoritmo de Tomasulo: Ejemplo ejecución Las instrucciones se marcan con un TAG. Se leen los operandos VALOR o TAG Se espera a tener todos los operandos y el operador. Ejecución. Escritura en BUS del TAG de la instrucción junto con su resultado. Todos los que esperan el resultado cogen el valor NOMBRE VALOR ó TAG F1 MARCA_1_ F2 TAG VALOR VALOR M/D BUS COMÚN MARCA_1_ DISCA 25
26 Tomasulo: Ejemplo 2 MULTF F1,F2,F3 f2=12.7 f3=33.12 op_1 MULTIP. F1 = op_1 DIVF F2,F1,F op_1 op_1 F4= op_2 F2 = op_2 MULTIP. DIVISOR F1 = op_1 ADDF F1,F2,F3 op_2 F3=33.12 op_ op_1 op_ op_2 F2 = op_2 SUMADOR MULTIP. DIVISOR F1 = op_3 DISCA 26
27 4.Aumento prestaciones Tiempo de ejecución de un programa: T e = I CPI T clk Segmentación CPI 1 Si quiero reducir T e Reducir el valor de CPI Superescalares Reducir instrucciones (I) VLIW Reducir T clk Supersegmentados DISCA 27
28 4.1 Superescalares Se lanzan m instrucciones en un ciclo de reloj. Grado del computador: m Implicaciones: Varios accesos simultáneos a memoria (IF,ME) Decodificación de varias instrucciones Ejecución de varias instrucciones Accesos simultáneos al banco de registro. Gestión dinámica de instrucciones. Se extrae el máximo ILP de los programas. Compatibles a nivel binario con proc. escalares DISCA 28
29 4.1 Superescalares (2) PROBLEMA: HW demasiado caro COMPUTADOR SUPERESCALAR NO UNIFORME Se imponen limitaciones en el tipo de instrucciones que se pueden lanzar a la vez. Ejemplos: Comp. Superescalar de grado 2: 2 instrucciones enteras 1 entera + 1 coma flotante 1 load/store + 1 aritmética 1 salto + 1 no de salto Aparecen riesgos estructurales No siempre es posible lanzar m instrucciones Optimización del código fundamental para obtener las máximas prestaciones Compatibilidad binaria poco eficiente DISCA 29
30 4.2 Procesadores VLIW VLIW: Very long Instruction Word. Se codifican varias operaciones un una palabra. Se reduce el número de instrucciones a ejecutar El compilador es el encargado de extraer ILP. Las palabras tienen un campo por cada uno de los tipos de operación que pueden se simultaneas. Riesgos de datos y de control resueltos por el compilador. El HW no aplica gestión dinámica. Ejemplo de formato de instrucción: Mem1 Mem2 Aritmet_CF1 Aritmet_CF2 Entera/Salto DISCA 30
31 4.2 Procesadores VLIW(2) Si el compilador es malo o el código tienen una ILP bajo, el tamaño del código generado es mucho mayor. No hay compatibilidad binaria. Código convencional: loop: LD F0,0(R1) ADDD F4,F0,F2 SD 0(R1),F4 SUB R1,R1,#8 BNEZ R1,loop Mem1 LD F0,0(R1) LD F10,-16(R1) LD F18,-32(R1) LD F26,-48(R1) SD 0(R1),F4 SD 16(R1),F12 SD 32(R1),F20 SD 48(R1),F4 Mem2 LD F6,-8(R1) LD F14,-24(R1) LD F22,-40(R1) SD 8(R1),F8 SD 24(R1),F16 SD 40(R1),F24 Aritmet_CF1 ADDD F4,F0,F2 ADDD F12,F10,F2 ADDD F20,F18,F2 ADDD F28,F26,F2 Aritmet_CF2 ADDD F8,F6,F2 ADDD F16,F14,F2 ADDD F24,F22,F2 Entera/Salto SUB R1,R1,#56 BNEZ R1,loop
32 4.3 Procesadores supersegmentados Se divide cada etapa en t subetapas. Se disminuye el tiempo de ciclo manteniendo la cota máxima de CPI. t = grado de supersegmentación. Necesita menos HW que superescalar. Menor T clk mayor sobrecarga potencial de los registros intermedios y desfase de reloj (clock skew). Se super-segmentan sólo las etapas consideradas como cuello de botella. Versiones superescales-supersegmentadas. DISCA 32
33 Ejemplos máquinas reales Tipo Siguiente Instrucción Detección riesgos Reordenación Comentarios adicionales Ejemplos Super segmentado Estática HW Estática 8 etapas MIPS R4000 Pentium 4 Superescalar (estático) Dinámica HW Estática Ejecución en orden Sun UltraSparcII Sun UltraSparcIII Superescalar (Dinámico) Dinámica HW Dinámica Fuera de orden en algunas op. IBM Power2, PowerPC Superescalar (Especulación) Dinámica HW Dinámica y especulación Reordenación y especulación Pentium III y 4 MIPS R10K Athlon, Opteron PowerPC VLIW Estática SW Estática Sin riesgos entre inst. Trimedia, i860, Transmeta Crusoe EPIC Estática (Excepciones) SW/HW Estática (Excepciones) Compilador marca riesgos Itanium Itanium2 DISCA 33
34 Bibliografía J.L. Hennesy, D.A. Patterson, Computer Architecture: A Quantitave Approach, 3ª edición, Morgan Kauffmann Publishers, William Stallings, Organización y Arquitectura de Computadores, 5ª Edición, Prentice-Hall 2000 D.A. Patterson, J.L. Hennesy, Estructura y diseño de computadores: interficie circuitería/programación, Ed. Reverté, 2000 M. Johnson, Superescalar Microprocessor Design, Prentice-Hall, DISCA 34
Arquitectura de Computadores Problemas (hoja 2). Curso
Arquitectura de Computadores Problemas (hoja 2). Curso 2006-07 1. El siguiente fragmento de código se ejecuta en un DLX con segmentación: SUB R1,R2,R3 ADD R4,R5,R6 SUB R5,R4,R8 ADD R7,R2,R3 ADD R9,R7,R3
Más detallesParalelismo al nivel de instrucciones
Paralelismo al nivel de instrucciones Arquitectura de Computadoras M. C. Felipe Santiago Espinosa Mayo de 2017 Qué es la segmentación o pipelining? O Técnica para la generación de paralelismo en microprocesadores.
Más detallesArquitectura de Computadores Problemas (hoja 4). Curso
Arquitectura de Computadores Problemas (hoja 4). Curso 2006-07 1. Sea un computador superescalar similar a la versión Tomasulo del DLX capaz de lanzar a ejecución dos instrucciones independientes por ciclo
Más detalles6. PROCESADORES SUPERESCALARES Y VLIW
6. PROCESADORES SUPERESCALARES Y VLIW 1 PROCESADORES SUPERESCALARES Y VLIW 1. Introducción 2. El modelo VLIW 3. El cauce superescalar 4. Superescalar con algoritmo de Tomasulo 2 PROCESADORES SUPERESCALARES
Más detallesDepartamento de Automática
Departamento de Automática Tema 3 Paralelismo a nivel de instrucción (I) Prof. Dr. José Antonio de Frutos Redondo Dr. Raúl Durán Díaz Curso 2010-2011 Tema 3. Paralelismo a Nivel de Instrucción I Planificación
Más detallesTutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción
Tutorías con Grupos Reducidos (TGR) Sesión 2: Paralelismo a Nivel de Instrucción ESTRUCTURA DE COMPUTADORES Grupo de Arquitectura de Computadores (GAC) Dyer Rolán García (GAC) Paralelismo a nivel de instrucción
Más detallesIntroducción a los procesadores ILP (Instruction-Level Parallel)
Introducción a los procesadores ILP (Instruction-Level Parallel) Herramientas básicas para conseguir paralelismo entre instrucciones: Encauzamiento (pipelining) Se usa en todo procesador ILP Utilizar varias
Más detallesArquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012
Apellidos Nombre Grupo: Arquitectura e Ingeniería de Computadores. Examen Parcial. 7/02/2012 Instrucciones.- Cada pregunta consta de cinco afirmaciones, y cada una de las afirmaciones puede ser cierta
Más detallesTema 5. Segmentación: conceptos básicos
Tema 5. Segmentación: conceptos básicos Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO ARISMENDI
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesExplotación del paralelismo a nivel de instrucción
Explotación del paralelismo a nivel de instrucción Arquitectura de Computadores J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato
Más detallesCuestionario Unidad 4: Procesamiento paralelo 2012
SEP SNEST DGEST INSTITUTO TECNOLÓGICO DE CHIHUAHUA II INGENIERÍA EN SISTEMAS COMPUTACIONALES ARQUITECTURA DE COMPUTADORAS Ing. Ernesto Leal Procesamiento paralelo ELABORADO POR: Miguel Angel Chávez Reza
Más detallesProcesadores segmentados. El DLX.
Procesadores segmentados. El DLX. Curso 2011-2012 Características de las Arquitecturas Tipos de Arquitectura Organización de la Memoria Direccionamiento de Memoria Operaciones en el Repertorio de Instrucciones
Más detallesARQUITECTURA DE COMPUTADORAS
2-12-2012 INSTITUTO TECNOLÓGICO DE CHIHUAHUA II ARQUITECTURA DE COMPUTADORAS Cuestionario Unidad 4 Claudia Cristina Enríquez Zamarrón 10 55 05 10 Laura Michell Montes Blanco 10 55 05 02 INTRODUCCIÓN: En
Más detallesTema 10. Introducción a la op5mización de código
Tema 10. Introducción a la op5mización de código Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Más detallesEjercicios de Paralelismo a Nivel de Instrucción
Ejercicios de Paralelismo a Nivel de Instrucción J. Daniel García Sánchez (coordinador) David Expósito Singh Javier García Blas Óscar Pérez Alonso J. Manuel Pérez Lobato Arquitectura de Computadores Grupo
Más detallesArquitectura de Computadoras. Clase 4 Segmentación de Instrucciones
Arquitectura de Computadoras Clase 4 Segmentación de Instrucciones Segmentación de cauce: Conceptos básicos La segmentación de cauce (pipelining) es una forma particularmente efectiva de organizar el hardware
Más detallesUnidad 4 - Procesamiento paralelo. Arquitectura de computadoras. D o c e n t e : E r n e s t o L e a l. E q u i p o : J e s s i c a F i e r r o
Unidad 4 - Procesamiento paralelo. D o c e n t e : E r n e s t o L e a l E q u i p o : J e s s i c a F i e r r o L u i s N a v e j a s Arquitectura de computadoras Introducción Cuestionario Conclusiones
Más detallesADDI R4,R0,#2 ADDI R1,R0,#40 LOOP: LW R2,0(R1) SUBI R3,R2,#1 MUL R2,R3,R2 DIV R2,R3,R4 SW 0(R1),R2 SUBI R1,R1,#4 BNEZ R1, LOOP ADDI R4,R0,#0
P2. (3 puntos) El siguiente código en ensamblador recorre un vector v, que comienza en la posición 0, calculando para cada v[i] el número de combinaciones que pueden darse con v[i] elementos tomados de
Más detallesProcesadores superescalares. Introducción
Procesadores superescalares Introducción Introducción El término superescalar (superscalar) fue acuñado a fines de los 80s. Todas las CPUs modernas son superescalares. Es un desarrollo de la arquitectura
Más detalles1. Objetivo y evolución de los procesadores ILP.
Arquitectura de Computadores Tema 3: Procesadores ILP Índice. Objetivo y evolución de los procesadores ILP. 2. Segmentación (Pipeline).. Concepto y medida de rendimiento. i 2. Pipeline de instrucciones..
Más detalles1.2. Implementación de Procesadores Superescalares
1.2. Implementación de Procesadores Superescalares Técnicas dinámicas: Complejidad alta desde el p. de v. de estructura o arquitectura Aquí las instrucciones son las normales o clásicas : compatibilidad
Más detalles2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES
2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2.1. Completa tus conocimientos del MIPS64 (una versión de MIPS). Debes aprender qué registros tiene, tipos de
Más detalles2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES
2. SEGMENTACIÓN ENCAUZADA AVANZADA Y PARALELISMO DE INSTRUCCIONES: EJERCICIOS Y CUESTIONES 2.1. Completa tus conocimientos del MIPS64 (una versión de MIPS). Debes aprender qué registros tiene, tipos de
Más detallesTema 1: PROCESADORES SEGMENTADOS
Tema 1: PROCESADORES SEGMENTADOS Tema 1: PROCESADORES SEGMENTADOS 1.1. Procesadores RISC frente a procesadores CISC. 1.2. Clasificación de las arquitecturas paralelas. 1.3. Evaluación y mejora del rendimiento
Más detallesTEMA 3. PLANIFICACIÓN (SCHEDULING) DE INSTRUCCIONES Arquitectura de Sistemas Paralelos 1. pág 2. direcc MEM
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.. CONCEPTOS FUNDAMENTALES 3., 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).
Más detallesIntroducción a la arquitectura de computadores
Introducción a la arquitectura de computadores Departamento de Arquitectura de Computadores Arquitectura de computadores Se refiere a los atributos visibles por el programador que trabaja en lenguaje máquina
Más detallesArquitectura de Computadores (obligatoria)
Arquitectura de Computadores (obligatoria) Profesores responsables: Pau Micó Tormos (teoría y prácticas) Despacho: F4D1 Créditos: 6 (4.5 Teoría + 1.5 Prácticas) Semestre: 3A Número de grupos de aula: 1
Más detallesint vector[100]; // en principio vector tiene al menos // cien elementos aunque pueda tener más... for (i=0; i<100; i++) vector[i] = vector[i] + 1;
ARQUITECTURA DE SISTEMAS PARALELOS. 3º INGENIERIA TECNICA EN INFORMATICA DE SISTEMAS. BOLETÍN DE EJERCICIOS DE Introducción al paralelismo. Curso 04/05 (SOLUCIONES) 1. Inicialmente R3 = R2 + 400. como
Más detallesArquitectura de Computadores. Tema 11. Pipelining Avanzado
Arquitectura de Computadores Tema 11 Pipelining Avanzado Eduardo Daniel Cohen dcohen@arnet.com.ar http://www.herrera.unt.edu.ar/arqcom 1 En qué se pone difícil Pipelining? Excepciones: hay 5 instrucciones
Más detallesCOMPUTADORES SEGMENTADOS (DLX)
DEPARTAMENTO DE AUTOMÁTICA ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES Laboratorio de Arquitectura e Ingeniería de Computadores PRÁCTICA I COMPUTADORES SEGMENTADOS (DLX) OBJETIVO El objetivo de la práctica
Más detallesDepartamento de Automática
Departamento de Automática Tema 2 Estructuras segmentadas Prof. Dr. José Antonio de Frutos Redondo Dr. Raúl Durán Díaz Curso 2010-2011 Tema 2. Estructuras segmentadas Noción de segmentación Rendimiento.
Más detallesTEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES SEGMENTACION
SEGMENTACION SEGMENTACION SEGMENTACION I I I I I 1 2 3 4 5 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB SEGMENTACION INTRODUCIR NUEVA INSTRUCCIÓN CADA CICLO 1 CICLO,
Más detallesDefinición de prestaciones
Definición de prestaciones En términos de velocidad. Diferentes puntos de vista: Tiempo de ejecución. Productividad (throughput) Medidas utilizadas En función de la duración del ciclo de reloj y del número
Más detallesOBJETIVOS ALGUNAS CONSIDERACIONES SOBRE WINDLX
Arquitectura de Sistemas Paralelos 3 er curso de Ingeniería Técnica en Informática de Sistemas Práctica: Procesador segmentado DLX. Técnicas de optimización Curso 2005/2006 OBJETIVOS En esta práctica se
Más detallesDocente Cargo Carga Horaria Carlos A. Correa Profesor Titular Exclusivo 10hs
1. Carrera y Año: PROGRAMA ANALÍTICO 2010 ARQUITECTURAS AVANZADAS DE COMPUTADORAS - Licenciatura en Ciencias de la Computación 4 t año 2. Crédito Horario: - Horas áulicas por semana: 9 - Horario: Lunes:
Más detallesArquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 8 Pipeline de Instrucciones 1 Primer Cuatrimestre de 2016 1. La
Más detallesFUNDAMENTOS DE COMPUTADORES
FUNDAMENTOS DE COMPUTADORES CURSO ACADÉMICO: 2000 / 2001 TITULACIÓN: INGENIERO EN INFORMÁTICA CICLO: 1º CURSO: 1º CUATRIMESTRE: PRIMERO CARÁCTER: TRONCAL CRÉDITOS: 9 (6+3) PROFESOR: MANUEL E. ACACIO, JUAN
Más detallesProcesadores de palabra de instrucción muy larga (VLIW) v.2012
Procesadores de palabra de instrucción muy larga (VLIW) v.2012 William Stallings, Organización y Arquitectura de Computadores, 5ta. ed., Capítulo 13: Paralelismo a nivel de instrucciones y procesadores
Más detallesArquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010
Departamento de Cs. e Ingeniería de la Computación Universidad Nacional del Sur Ejercicios Arquitectura de Computadoras Trabajo Práctico N 7 Pipeline de Instrucciones Primer Cuatrimestre de 2010 1. La
Más detallesParalelismo en monoprocesadores. Procesadores VLIW
Paralelismo en morocesadores Procesadores VLIW Profesor: Mag. Marcelo Tosini Cátedra: Arquitectura de Computadoras y técnicas Digitales Carrera: Ingeniería de Sistemas Ciclo: 4º año Arquitectura VLIW básica
Más detallesArquitectura de Computadores II Clase #16
Arquitectura de Computadores II Clase #16 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Organización general Superescalar Varios pipelines. 2 operaciones enteras,
Más detallesAutor: Longinos Recuero Bustos
Actividad 1.1 Autor: Longinos Recuero Bustos Suponiendo que se aplica una mejora a una máquina de tal forma que el rendimiento es 20 veces superior al que tenía y considerando que la mejora únicamente
Más detallesCAPÍTULO 2 PROCESADORES SUPERESCALARES
CAPÍTULO 2 PROCESADORES SUPERESCALARES INTRODUCCIÓN Características de los procesadores superescalares Paralelismo Diversificación Dinamismo Arquitectura de un procesador superescalar genérico Características
Más detallesTEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE
TEMA 3 PLANIFICACIÓN O REORDENAMIENTO (SCHEDULING) DE INSTRUCCIONES ÍNDICE 3.1. CONCEPTOS FUNDAMENTALES 3.2, 3.4 PLANIFICACIÓN ESTÁTICA. DESENROLLADO DE BUCLES. 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo Tomasulo).
Más detallesUNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III. SIMULADOR DLX (jbz)
UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION INGENIERIA EN COMPUTACION ARQUITECTURA DE MAQUINAS III SIMULADOR DLX (jbz) Integrantes: Denis José Torres Guadamuz 2001 10500
Más detallesARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados
Departament d Informàtica Sistemes i Computadors ARQUITECTURA DE COMPUTADORES Problemas TEMA 4: Microprocesadores avanzados SUGERENCIAS PARA LA RESOLUCIÓN DE LOS PROBLEMAS La ruta datos propuesta en todos
Más detalles2EMHWLYRV 5HIHUHQFLDV
7HPD6HJPHQWDFLyQ,,,QWURGXFFLyQ DORV6XSHUHVFDODUHV 2EMHWLYRV 5HIHUHQFLDV $SURYHFKDPLHQWRGHXQDDUTXLWHFWXUDVHJPHQWDGD 3ODQLILFDFLyQGLQiPLFD 3UHGLFFLyQGLQiPLFDGHVDOWRV 5HQRPEUDGRGHUHJLVWURV 3UHGLFDFLyQ 3URFHVDGRUHV6XSHUHVFDODUHV
Más detallesSistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria
1.2. Jerarquía de niveles de un computador Qué es un computador? Sistema electrónico digital (binario) que procesa datos siguiendo unas instrucciones almacenadas en su memoria Es un sistema tan complejo
Más detallesPROGRAMA ANALÍTICO. Fecha de aprobación: 9 de octubre de Departamento de Electrónica Obligatoria X X. Optativa.
Departamento de Electrónica Fecha de aprobación: PROGRAMA ANALÍTICO 9 de octubre de 2013 Nivel Licenciatura Unidad de enseñanza-aprendizaje Clave 1121025 Arquitectura de Computadoras 4.5 Horas Horas Seriación
Más detallesAspectos avanzados de arquitectura de computadoras Pipeline. Facultad de Ingeniería - Universidad de la República Curso 2017
Aspectos avanzados de arquitectura de computadoras Pipeline Facultad de Ingeniería - Universidad de la República Curso 2017 Objetivo Mejorar el rendimiento Incrementar frecuencia de reloj? Ancho de los
Más detallesArquitectura del MIPS: Introducción
Arquitectura del MIPS: Introducción Montse Bóo Cepeda Este trabajo está publicado bajo licencia Creative Commons Attribution- NonCommercial-ShareAlike 2.5 Spain. Estructura del curso 1. Evolución y caracterización
Más detalles202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES
202 PROBLEMAS DE ARQUITECTURA DE COMPUTADORES César Represa Pérez Carmen Rodríguez Clavería Nº de Asiento Registral 00/2013/1733 Burgos, 2013 202 Problemas de Arquitectura de Computadores 2º G.I.I 202
Más detallesArquitectura de Computadores. E.P.S. Alcoi Curso
Arquitectura de Computadores E.P.S. Alcoi Curso 2011-2012 Profesorado Profesor responsable: Pau Micó e-mail: pabmitor@disca.upv.es web: http://personales.alc.upv.es/pabmitor/ Despacho F4D1 Tutorias: bajo
Más detallesCentro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta
Centro Asociado Palma de Mallorca Exámenes Ingeniería Computadores II Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Centro Asociado Palma de Mallorca Tutor: Antonio Rivero Cuesta Un procesador sin segmentación
Más detallesIngeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-2011. 6.1 Introducción a la segmentación de Instrucciones.
SEGMENTACIÓN 6.1 Introducción a la segmentación de Instrucciones. La segmentación o pipeline es una técnica de realización de procesadores por la cual se solapa la ejecución de las instrucciones. Hoy en
Más detallesTema 4. Condiciones para el paralelismo: Dependencias
Tema 4. Condiciones para el paralelismo: Dependencias Organización de Computadores LUIS ENRIQUE MORENO LORENTE RAÚL PÉRULA MARTÍNEZ ALBERTO BRUNETE GONZALEZ DOMINGO MIGUEL GUINEA GARCIA ALEGRE CESAR AUGUSTO
Más detallesIntroducción PROCESADOR SUPERESCALAR. Paralelismo. Grado m: en cada ciclo se buscan/decodifican m instrucciones. supes
Introducción PROCESADOR SUPERESCALAR Paralelismo bus d/le eje mem es t ciclo seg =t ciclo supes Grado m: en cada ciclo se buscan/decodifican m instrucciones Introducción CICLOS POR INSTRUCCION tciclo identico
Más detalles#define MAX 1024 void escala_vect (float A[MAX], float B[MAX], float k) { int i; for (i=0; i < MAX; i++) B[i]=k*A[i]; }
PROBLEMA 1 Memoria Cache (10 puntos) Supongamos un sistema con un procesador que lanza direcciones de 32 bits. Dispone de dos caches, una para instrucciones y otra para datos, de 8 KBytes cada una. La
Más detallesCICLOS DEL PROCESADOR
UNIDAD DE CONTROL CICLOS DEL PROCESADOR Qué es un ciclo de búsqueda? Para qué sirve estudiar los ciclos de instrucción de una CPU? Para comprender el funcionamiento de la ejecución de instrucciones del
Más detallesGRADO EN INFORMÁTICA CURSO 2011/2012. Arquitectura de Computadores
GRADO EN INFORMÁTICA CURSO 2011/2012 Asignatura: Código: Arquitectura de Computadores IIN126 Asignatura: IIN126 Arquitectura de Computadores Formación: Básica Créditos ECTS: 6 Curso: 4º Semestre: 1º Profesor:
Más detallesParalelismo en el procesador
2017 Paralelismo en el procesador ARQUITECTURA DE COMPUTADORAS ING. ELMER PADILLA AUTOR: GERARDO ROBERTO MÉNDEZ LARIOS - 20111013326 Ciudad universitaria, Tegucigalpa M.D.C., 04 de mayo del 2017. Contenido
Más detallesTEMA 3. ILP BASADO EN PLANIFICACIÓN DINÁMICA Sistemas Paralelos y Distribuidos 3º GIC. pág 1
TEMA 3 (Segunda Parte) PARALELISMO A NIVEL DE INSTRUCCIONES (ILP) BASADO EN TÉCNICAS DINÁMICAS ÍNDICE 3.1. Técnicas de Planificación dinámica: Algoritmo del marcador, Implementación del Algoritmo de Tomasulo,
Más detallesHISTORIA DEL PIPELINE. Juan Antonio Romano Largo. Arquitectura de Computadores.
HISTORIA DEL PIPELINE CRONOLOGÍA Introducción ppo. S. XX IBM 704 1955 IBM 7030 (proyecto Stretch) 1956-1961 CDC 6600 1964 VAX 8800 1987 RISC vs CISC (MIPS vs VAX 8700) 1989 R4000 (Supersegmentado) 1991
Más detallesPlataformas de soporte computacional: arquitecturas avanzadas,
Plataformas de soporte computacional: arquitecturas avanzadas, sesión 2 Diego. Llanos, Belén Palop Departamento de Informática Universidad de Valladolid {diego,b.palop}@infor.uva.es Índice 1. Segmentación
Más detallesArquitectura de Computadores. Tema 4 PROCESADORES SEGMENTADOS
Arquitectura de Computadores Tema 4 PROCESADORES SEGMENTADOS 1. Arquitecturas RISC y CISC. 2. Unidad de Control monociclo y multiciclo. 3. Segmentación. 3.1. Ruta de datos del MIPS R2000. 3.2. Control
Más detallesCapitulo 1 Fundamentos de Computadores - I.T.Telecomunicación - Segundo cuatrimestre. INTRODUCCION A LOS FUNDAMENTOS DE COMPUTADORES
INTRODUCCION A LOS FUNDAMENTOS DE COMPUTADORES Hoja 1 PRIMERA APROXIMACION AL CONCEPTO DE COMPUTADOR Computador: máquina que procesa la información para obtener unos resultados. La información a procesar
Más detallesORGANIZACION DE COMPUTADORES
ORGANIZACION DE COMPUTADORES COMPETENCIAS QUE ADQUIERE EL ESTUDIANTE Y RESULTADOS DEL APRENDIZAJE: El objetivo de este curso es que el estudiante conozca la evolución y estructura interna de las arquitecturas
Más detallesArquitectura de Computadores II Clase #5
Arquitectura de Computadores II Clase #5 Facultad de Ingeniería Universidad de la República Instituto de Computación Curso 2010 Algunas ideas para mejorar el rendimiento Obvio: incrementar la frecuencia
Más detallesARQUITECTURA DE COMPUTADORES. Práctica 8
ARQUITECTURA DE COMPUTADORES Práctica 8 Procesadores Segmentados: Introducción al simulador DLXIDE Evaluación de las prestaciones de la segmentación en el DLX Práctica 8: Procesadores Segmentados 1 de
Más detallesARQUITECTURA DE COMPUTADORAS
ARQUITECTURA DE COMPUTADORAS Información General Objetivos Al terminar el curso, el estudiante estará capacitado para: 1. Manejar medidas de performance que permitan comparar diversos sistemas de Computadora.
Más detallesGUÍA DE APRENDIZAJE ARQUITECTURA DE COMPUTADORES
GUÍA DE APRENDIZAJE ARQUITECTURA DE COMPUTADORES GRADO EN INGENIERIA DE COMPUTADORES Datos Descriptivos CENTRO RESPONSABLE: E.U. DE INFORMATICA OTROS CENTROS IMPLICADOS: CICLO: Grado sin atribuciones MÓDULO:
Más detallesArquitectura. TEMA 5 Lanzamiento múltiple, Límites de ILP, Multithreading. Curso
Arquitectura de Computadores TEMA 5 Lanzamiento múltiple, Límites de ILP, Multithreading Curso 2010-2011 Contenidos o Introducción: CPI < 1 o o o o o o o Lanzamiento múltiple de instrucciones: Superescalar,
Más detallesORGANIZACIÓN DE COMPUTADORES I
ORGANIZACIÓN DE COMPUTADORES I Titulaciones: Créditos: 6 Carácter: Curso: 2º Temporalidad: Departamento: Profesores: Ingeniería en Informática (II) Ingeniería Técnica en Informática de Sistemas (ITIS)
Más detallesPráctica 1 - Rendimiento *
Práctica 1 - Rendimiento * Organización del Computador 1 Verano 2014 Subconjunto mínimo de ejercicios recomendado: 1 a 11 Ejercicio 1 Considere tres procesadores distintos P 1, P 2 y P 3 que ejecutan el
Más detallesIngeniería Informática. Ampliación de Estructura de Computadores. Curso 2010-11
6.3.3 Riesgo de Control. Los riesgos por control en DLX son menos frecuentes que los riesgos por dependencia de datos, pero al no haber una solución tan buena como el adelantamiento de datos, se convierten
Más detallesASIGNATURA: Arquitectura de Computadores
ASIGNATURA: Arquitectura de Computadores I. T. Informática de Gestión Universidad de Alcalá Curso Académico 11/12 Curso 2º Cuatrimestre 1º GUÍA DOCENTE Nombre de la asignatura: Arquitectura de Computadores
Más detallesARQUITECTURA DE COMPUTADORES
Escuela Universitaria de Informática Ingeniería de Computadores ARQUITECTURA DE COMPUTADORES PRÁCTICA Nº 3 DESENROLLADO DE BUCLES INTRODUCCIÓN Este documento contiene el enunciado de la práctica de desenrollado
Más detallesProcesadores Superescalares v.2014
Procesadores Superescalares v.2014 J. Smith and G. Sohi, The Microarchitecture of Superscalar Processors. Proceedings IEEE, Vol. 83, No. 12, Diciembre 1995. William Stallings, Organización y Arquitectura
Más detallesTEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA
TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA PRINCIPAL. 1. Introducción. 2. Aumentar el ancho de la memoria. 3. Memoria entrelazada. 4. Bancos de memoria independientes. 5. Tecnología de las memorias.
Más detallesDpto. Arquitectura y Tecnología de Computadores SPD. Práctica 5. pág 1
SISTEMAS PARALELOS Y DISTRIBUIDOS. 3º GIC. PRÁCTICA 5. PROCESADORES SUPERESCALARES: PLANIFICACIÓN DINÁMICA. OBJETIVOS. En esta práctica se trata de estudiar, por un lado, el aumento de prestaciones que
Más detallesTratamiento de Excepciones en MIPS
Tratamiento de en MIPS Elías Todorovich Arquitectura I - Curso 2013 Riesgos de Control Las direcciones del PC no son secuenciales (PC = PC + 4) en los siguientes casos: Saltos condicionales (beq, bne)
Más detallesORGANIZACIÓN DOCENTE del curso
ORGANIZACIÓN DOCENTE del curso 2010-11 1. DATOS GENERALES DE LA ASIGNATURA NOMBRE Arquitectura e Ingenieria de es PÁGINA WEB http://aulavirtual.unican.es CÓDIGO 5411 DEPARTAMENTO ELECTRÓNICA Y COMPUTADORES
Más detallesARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN
ARQUITECTURA SPARC: FORMATO DE INSTRUCCIÓN De Diego Varona, Rubén Romay López, Oscar Manuel Vega Martínez, Jorge INTRODUCCIÓN La representación de la instrucción en la computadora se denomina formato.
Más detallesEstructura de Computadores Tema 1. Introducción a los computadores
Estructura de Computadores Tema 1. Introducción a los computadores Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido
Más detallesProcesadores Superescalares
Universidad de Concepción Facultad de Ingeniería Departamento de Ingeniería Informática y Ciencias de Computación Programa de Magíster en Ciencias de la Computación Tarea 3 Procesadores Superescalares
Más detallesArquitectura de Computadores
Arquitectura de Computadores TEMA 2 ILP, Panificación dinámica, Predicción de saltos, Especulación Curso 2012-2013 Contenidos Introducción: ILP Técnicas SW: Compilador Planificación dinámica. Algoritmo
Más detallesPlanificación Dinámica - 1. Arquitectura de Computadores
Hasta ahora hemos visto que los procesadores en pipeline ejecutan varias instrucciones simultáneamente pero manteniendo el mismo orden del programa, es decir, dadas dos instrucciones i y j de un programa
Más detallesGrado en Ingeniería de Computadores Universidad de Alcalá Curso Académico 2010/2011 Primer curso Primer cuatrimestre
ESTRUCTURA Y ORGANIZACIÓN DE COMPUTADORES Grado en Ingeniería de Computadores Universidad de Alcalá Curso Académico 2010/2011 Primer curso Primer cuatrimestre GUÍA DOCENTE Nombre de la asignatura: Estructura
Más detallesArquitectura de Computadores. TEMA 2 ILP, Panificación dinámica, Predicción de saltos, Especulación
Arquitectura de Computadores TEMA 2 ILP, Panificación dinámica, Predicción de saltos, Especulación Curso 2015-2016 Contenidos Introducción: ILP Técnicas SW: Compilador Planificación dinámica. Algoritmo
Más detallesSuperescalares y VLIW - 1. Arquitectura de Computadores
Las técnicas que hemos visto en los capítulos anteriores las hemos utilizado para eliminar los distintos tipos de riesgos y conseguir la deseada tasa de ejecución de una instrucción por ciclo. No obstante,
Más detallesTEMA VI DISEÑO DEL PROCESADOR
TEMA VI DISEÑO DEL PROCESADOR Diseño del procesador 6.1 Repertorio de instrucciones 6.1.1 Procesadores de tres direcciones 6.1.2 Procesadores de dos direcciones 6.1.3 Procesadores de una dirección (procesadores
Más detallesTema 2: Conceptos básicos. Escuela Politécnica Superior Ingeniería Informática Universidad Autónoma de Madrid
Tema 2: Conceptos básicos Ingeniería Informática Universidad Autónoma de Madrid 1 O B J E T I V O S Introducción a la Informática Adquirir una visión global sobre la Informática y sus aplicaciones. Conocer
Más detalles1.1.1 Libros básicos. P. de Miguel Anasagasti Fundamentos de computadores Paraninfo, 1999 (6ª edición)
1.1 Bibliografía de la asignatura Arquitectura de Computadores. En este punto se va a proporcionar una información más detallada sobre los textos que se han utilizado como referencia básica para la elaboración
Más detallesSegmentación del ciclo de instrucción v.2014
Segmentación del ciclo de instrucción v.2014 William Stallings, Organización y Arquitectura de Computadores, Capítulo 11: Estructura y función de la CPU. John Hennessy David Patterson, Arquitectura de
Más detallesMultiplicación de matrices con DLX
Multiplicación de matrices con DLX Universidad de Salamanca Depto. Informática y Automática Arquitectura e Ingeniería de computadores Trabajo presentado por: Sergio Garrido Chamorro Santiago González Pérez
Más detallesEstrategias de predicción dinámicas.
Estrategias de predicción dinámicas. Las técnicas que vamos a ver ahora para predicción de saltos se basan en información conocida sólo en tiempo de ejecución. Dos estructuras son necesarias para realizar
Más detalles(Arquitectura de Computadores)
(Arquitectura de Computadores) Guía de Aprendizaje Información al estudiante 1. Datos Descriptivos Asignatura Materia Departamento responsable Arquitectura de Computadores Ingeniería de Computadores Arquitectura
Más detallesUnidad 5 Unidad central de proceso
Unidad 5 Unidad central de proceso Objetivo El objetivo de esta unidad es que el alumno logre: entender el funcionamiento básico de la Unidad Central de Proceso (UCP), definir las componentes básicas de
Más detallesObjetivos Generales. Conocimientos Previos Recomendados. CONTENIDOS TEORICOS (Temporización)
Año académico: 2005-2006 Centro: Escuela Politécnica Superior Departamento: Arquitectura de Computadores y Electrónica Área: Arquitectura y Tecnología de Computadores Estudios: Ingeniero Técnico en Informática
Más detalles