Cuestionario Unidad 4: Procesamiento paralelo 2012

Transcripción

1 SEP SNEST DGEST INSTITUTO TECNOLÓGICO DE CHIHUAHUA II INGENIERÍA EN SISTEMAS COMPUTACIONALES ARQUITECTURA DE COMPUTADORAS Ing. Ernesto Leal Procesamiento paralelo ELABORADO POR: Miguel Angel Chávez Reza Diana Cecilia Ramírez Ramírez Chihuahua, Chih., 4 de Diciembre del 2012

2 Introducción En el siguiente cuestionario se contestarán algunas preguntas básicas sobre el Paralelismo en las instrucciones y procesadores superescalares, como sus características principales, cómo se compone, las limitaciones que puede presentar, todo esto con el fin de conocer el comportamiento y las ventajas sobre su comportamiento.

3 Desarrollo 1. Qué se entiende por paralelismo? Característica que permite que varios flujos de instrucciones se procesen simultáneamente. 2. Define procesador escalar. Aquel que usa múltiples cauces de instrucciones independientes. Cada cauce consta de múltiples etapas, de modo que puede tratar varias instrucciones a la vez. El hecho de que haya cauces introduce un nuevo nivel de paralelismo. 3. Qué significan las siglas CISC y RISC? Complex Instruction Set Computer. Reduced Instruction Set Computer. 4. Cuál es la ventaja de un enfoque superescalar? Su habilidad para ejecutar instrucciones en diferentes cauces de manera independiente y concurrente. 5. Por qué la supersegmentación permite alcanzar mayores prestaciones? Porque aprovecha el hecho de que muchas etapas del cauce realizan tareas que requieren menos de medio ciclo de reloj. 6. Cuáles son las cinco limitantes que se presentan a la hora de implementar el paralelismo? Dependencia de datos verdadero. Dependencia relativa al procedimiento. Conflicto en los recursos. Dependencia de salida. Antidependencia. 7. En qué consiste el paralelismo de las instrucciones y paralelismo de las máquinas? Paralelismo en las instrucciones: depende de la frecuencia de dependencia de datos verdaderas y dependencias relativas al procedimiento que haya en el código. Estos factores dependen a su vez de la arquitectura del repertorio de instrucciones y de la aplicación. Depende también de lo que se llama latencia (determina cuánto retardo causará una dependencia de datos o relativa al procedimiento) de una operación.

4 Paralelismo en las máquinas: es una medida de la capacidad del procesador para sacar partido al paralelismo en las instrucciones. Depende del número de instrucciones que pueden captarse y ejecutarse al mismo tiempo y de la velocidad y sofisticación de los mecanismos que usa el procesador para localizar instrucciones independientes. 8. Explica brevemente cada una de las políticas de emisión de las instrucciones. Emisión en orden y finalización en orden: emitir instrucciones en el orden exacto en que lo haría una ejecución secuencial (emisión en orden) y escribir los resultados en ese mismo orden (finalización en orden). Como las instrucciones se captan por parejas, las dos siguientes instrucciones tienen que esperar hasta que la pareja de etapas de decodificación del cauce se encuentre vacía. Emisión en orden y finalización desordenada: la finalización desordenada se usa en los procesadores RISC escalares para mejorar la velocidad de las instrucciones que necesitan ciclos. Con la finalización desordenada, puede haber cualquier número de instrucciones en la etapa de ejecución en un momento dado, hasta alcanzar el máximo grado de paralelismo de la máquina ocupando todas las unidades funcionales. Emisión desordenada y finalización desordenada: para permitir la emisión desordenada, es necesario desacoplar las etapas del cauce de decodificación y ejecución. El resultado de esta organización es que el procesador tiene capacidad de anticipación, que le permite identificar instrucciones independientes que pueden introducirse en la etapa de ejecución. Las instrucciones se emiten desde la ventana de instrucciones sin que se tenga muy en cuenta su orden original en el programa. La única restricción es que el programa funcione correctamente. 9. Describe de manera muy breve el funcionamiento del Pentium4. 1. El procesador capta instrucciones de memoria en el orden en que aparecen en el programa estático. 2. Cada instrucción se traduce en una o mas instrucciones RISC de tamaño fijo conocidas como microoperaciones o micro-ops.

5 3. Ejecuta las micro-ops en una organización de cauce súperescalar, de modo se pueden ejecutar desordenados. 4. El procesador entrega los resultados de la ejecución de cada micro-op al conjunto de registros, en el orden de flujo del programa original. 10. Qué son las microoperaciones? Son derivaciones de instrucciones originales que pueden ser manejadas más fácilmente. 11. Elabora un cuadro sinóptico que incluya lo siguiente respecto al Pentium4: interfaz externa, lógica de ejecución desordenada, unidades de ejecución de enteros y punto flotante. Generación de micro-ops: se trata de una operación necesaria de vida a la longitud variable de las instrucciones. Interfaz externa Puntero de instrucción siguiente de la caché de trazas: se ocupa de la selección de instrucciones en la caché de trazas e incluyen un mecanismo de predicción de saltos separado. Captación de la cache de trazas: toma las micro-ops ya decodificadas del decodificador de instrucciones y las ensambla en secuencias ordenadas. Pentium4 Lógica de ejecución desordenada Transmisión: entrega instrucciones decodificadas desde la caché de trazas al módulo de renombramiento/asignación. Asignación: asigna los recursos necesarios para la ejecución. Planificación y envio de micro-ops: son responsables de recoger la micro-op de las colas de micro-ops y enviarlas para su ejecución. Unidades de ejecució de enteros y de coma flotante Son la fuente de las operaciones pendientes en las unidades de ejecución. Las unidades de ejecución toman valores tanto de los bancos de registros como de la caché de datos

6 12. Elabora un mapa conceptual en el que muestre la conceptualización del funcionamiento de POWERPC. POWERPC Conceptualización Funcionamiento (usualmente abreviada PPC) es el nombre original de la arquitectura de computadoras de tipo RISC, fue desarrollada por IBM, Motorola y Apple. Los procesadores de esta familia son producidos por IBM y Freescale Semiconductor que era la división de semiconductores y microprocesadores de Motorola, siendo utilizados principalmente en ordenadores o computadores Macintosh de Apple Computer hasta el año 2006 y en varios modelos IBM. La unidad de captación puede precaptar de la caché hasta ocho instrucciones al mismo tiempo. La unidad de caché soporta una caché combinada con instrucciones/datos y es responsable de suministrar instrucciones a las otras unidades y datos a los registros. La lógica de arbitraje envía a ésta la dirección del acceso de mayor prioridad. La arquitectura del PowerPC incluye la mayoría de las instrucciones principales. Casi todas las instrucciones excluidas del PowerPc son las instrucciones que se ejecutan infrecuentemente y el compilador puede substituir cada instrucción excluida por varias otras instrucciones que estén en ambas configuraciones. Las instrucciones excluidas causarán una interrupción del programa del tipo de la instrucción ilegal en procesadores de PowerPC y serán emuladas por el sistema operativo de AIX. La mayoría de las aplicaciones principales beneficiarán el funcionamiento mejorado de los procesadores nuevos de PowerPC. Otras aplicaciones que realizan con frecuencia las operaciones, que utilizan las instrucciones excluidas, producirán resultados correctos en los sistemas b de PowerPC.

7 Conclusiones Mediante este cuestionario podemos comprender de una manera más simple en que consiste el paralelismo en un procesador y como realiza los diferentes procesos; a la vez de cómo funciona un procesador superescalar, y como el procesador puede tomar una instrucción y dividirlas en varias microoperaciones para realizar un mejor procesamiento de dichas instrucciones utilizando diferentes cauces. Y mediante el uso de diferentes cuadros podemos auxiliarnos para una mayor comprensión de cómo se compone el procesador Pentium 4 y de que trata el POWERPC.

8 Referencias bibliográficas Stallings, William (2005). Organización y arquitectura de computadores. México: Pearson Educación.