Tema 3 Buses de Entrada/Salida
|
|
- María Victoria Cortés Franco
- hace 8 años
- Vistas:
Transcripción
1 Tema 3 Buses de Entrada/Salida Periféricos e Interfaces Referencias: [Stallings03] Chapter 3 [Messmer02] Chapter 25 Tema 3/1
2 Tema 3/2 Conceptos Generales Estructura Universal del Bus Operaciones en un Bus Ventajas y Desventajas Tipos de Buses Solución en Computadores: Jerarquía Normalización de un Bus Niveles de Especificación Físico, Eléctrico y Lógico Temporización de las Señales Protocolo de Transferencia Método de arbitraje Direccionamiento Anchura del bus Tipos de transferencias Estudio de Casos: Bus PCI Organización de Computadores Basados en Bus PCI Nivel Físico Protocolo: arbitraje, lectura/escritura Autoconfiguración Programación a través de PCI-BIOS Sumario
3 Conectores a Buses en Placa Base 2 conectores ISA 5 conectores PCI 2 conectores IDE Placa base Periférico esclavo Periférico maestro USB Tema 3/3
4 Estructura Universal de un Bus Procesador Memoria Principal Interfaz serie Interfaz paralelo LÍNEAS: Datos, Direcciones, Control Controlador de disco Controlador de cinta Maestro Esclavo Esclavo Líneas de Direcciones Tema 3/4 Líneas de Datos
5 Operaciones Básicas Transacciones: agrupación de eventos que se producen en un bus entre Fuente y Destino Partes en las que frecuentemente se dividen las Transacciones Tema 3/5 1: Petición del bus 2: Obtener el uso del bus (Cesión) 3: Direccionamiento del destinatario 4: Transferir dato 5: Espera confirmación de envío correcto (control de errores)
6 Ventajas BUS Procesador E/S E/S E/S Memoria Tema 3/6 Versatilidad: Nuevos dispositivos pueden ser añadidos fácilmente Los Periféricos pueden ser conectados a distintos computadores que usen el mismo estándar de bus La reparación consiste en sustituir los módulos dañados Bajo Costo: Un único conjunto de cables es compartido de múltiples formas Se maneja la complejidad particionando el diseño
7 Desventajas BUS Procesador Memoria Se crea un cuello de botella en las comunicaciones El ancho de banda de un bus puede limitar el ritmo de transferencia máximo de E/S El ritmo de transferencia del bus está básicamente limitada por: La longitud del bus El número de dispositivos conectados al bus La necesidad de soportar un rango de dispositivos con distintas características: Latencias (tiempo de ciclo) que varían grandemente Ritmos de transferencias de datos que varían ampliamente Tema 3/7
8 Tipos de Buses Dedicados: asignar un conjunto de líneas a una función determinada (datos, direcciones, etc.) Mayor rendimiento debido a menor contención del bus Incremento del tamaño del sistema Maestro Esclavo Esclavo Líneas de Control Líneas de Dirección Líneas de Datos Multiplexados: por un determinado conjunto de líneas se transmiten varios tipos de información Ventajas: menos líneas Desventajas: HW más complejo y menor prestaciones Serie: se transmiten bit a bit Paralelo: se transmiten palabra a palabra Tema 3/8
9 Jerarquía de Buses: Un Sistema de 3 Buses Memoria Cache Bus Local Adaptador Bus Interfaz de Memoria Procesador Vídeo LAN FireWire PCI, AGP Bus Sistema Adaptador Bus Adaptador Bus Memoria Principal Bus Expansión E/S (IDE, USB, etc.) Bus Expansión E/S Un pequeño número de buses de la placa base se obtienen a partir del Bus Local La interfaz de memoria se usa para el tráfico entre procesador y memoria A través de adaptador se obtienen los buses del sistema (PCI) Los buses de E/S se conectan al bus del sistema (IDE, USB, SCSI, etc.) Ventaja: la carga del bus del procesador se reduce Tema 3/9
10 Ejemplo: Computador basado en Jerarquía PCI Bus LOCAL: Procesador/Cache Interfaz de MEMORIA Bus del SISTEMA (PCI) Tema 3/10 Buses de EXPANSION E/S: ISA, USB
11 Ejemplo: Computador basado en Jerarquía PCI Tipos de Transferencias: Procesador-Memoria Procesador-E/S E/S-Memoria Tema 3/11
12 Especificación Normalizada de un Bus Protocolo Transacción Temporización de Señales Nivel Lógico Especificación Eléctrica de las Señales v R/W Direc Datos t Características Físicas/Mecánicas BUS Tema 3/12
13 Normalización de un Bus Características Físicas/Mecánicas Tema 3/13 Topología de conexión, Número máximo de dispositivos conectados al bus (Capacidad de Conexión), Tipos de cables y conectores, Longitud Especificación Eléctrica de las Señales Características eléctricas de las señales (V, I, Z), Fiabilidad eléctrica de las líneas de bus (interferencias, corto circuito, tensión del cable), Modos de suministro de alimentación Nivel Lógico Asigna un nivel lógico binario (0 ó 1) a cada nivel eléctrico estable de las señales de un bus (Vcc ó Gnd) Señales: Datos, Direcciones, Escritura/Lectura de Mem/ES, Reconocimiento de transacción, Petición/Cesión del bus, Petición/Reconocimiento de Interrupción, Reloj, Reset
14 Temporización de Señales Definición: forma en la que se coordinan los eventos en el bus Temporización Síncrona (Bus Síncrono): Incluye una señal de reloj entre las líneas de control La activación de señales siempre se realiza de forma relativa a la señal de reloj Ventaja: implica muy poca lógica y puede ser muy rápido Desventajas: Cada dispositivo en el bus debe funcionar a la misma velocidad Para evitar el desfase de reloj, las líneas del bus no deben ser muy largas si se quiere que sea rápido Temporización Asíncrona (Bus Asíncrono): No está sincronizado por reloj, la activación de una señal depende de activaciones de otras señales Requiere un Protocolo de Intercambio (Handshaking) Ventaja: Puede acomodar un rango amplio de dispositivos Ventaja: El bus puede ser alargado sin preocuparse del desfase de reloj Tema 3/14
15 Temporización Síncrona RELOJ Bus- Acceso Bus- Petición Dirección + Orden Cmd+Addr Espera (Wait) Datos Data1 Data1 Data2 Tema 3/15 El destinatario indica cuándo está preparado para transferir datos La transferencia real se realiza a la frecuencia del RELOJ
16 Temporización Asíncrona Transacción de ESCRITURA Dirección Datos Lectura/Escritura Petición Reconocimiento CICLO de Bus Maestro activa Dirección Maestro activa Datos Próxima Dirección Tema 3/16 t0 t1 t2 t3 t4 t5 t0 : Maestro ha obtenido el control y activa Dirección y Datos Espera una cantidad de tiempo para que los esclavos decodifiquen t1: El Maestro activa las líneas de Petición (Request) t2: El Esclavo activa Reconocimiento (Ack), reconociendo que el dato se ha recibido t3: El Maestro desactiva Petición t4: El Esclavo desactiva Reconocimiento
17 Protocolo de Transferencia: Arbitraje La transferencia de información se realiza a través de un convenio entre Maestro y Esclavo: Sólo el maestro del bus puede controlar el acceso al bus: Inicia y controla todas las peticiones del bus Un esclavo responde a peticiones de lectura y escritura El sistema más sencillo: Maestro Unico El Procesador es el único maestro del bus Todas las peticiones de bus deben estar controladas por el procesador Inconveniente: el procesador se implica en cada transacción Uno de los aspectos más importantes en el diseño de un bus: Cómo se reserva el bus a un dispositivo que desea usarlo en un Bus Multimaestro?: se necesita arbitraje Tema 3/17
18 Petición del Bus : Tema 3/18 Arbitraje Un maestro que quiere usar el bus activa la señal de petición del bus Que se dirige a un árbitro central (Arbitraje Centralizado) Que es compartida por otros maestros y éstos detectan la actividad de esta línea compartida (Arbitraje Distribuido por Detección de Colisión de Señales) Dependiendo del estado de unas señales de arbitraje (código identificativo, habilitación), los módulos se abstienen de usar el bus o acceden a él (Arbitraje Distribuido por Autoselección) Cesión del Bus : 2 tipos: Estática (bajo encuesta), Dinámica (bajo demanda) Un maestro no puede usar el bus hasta que la petición sea atendida Un maestro debe indicar al árbitro que ha terminado de usar el bus Los esquemas de Cesión equilibran 2 factores : Prioridad del Bus: el dispositivo de más alta prioridad debe ser atendido primero Completitud: Incluso el dispositivo de prioridad más baja debe ser atendido
19 Tipos de Arbitrajes Centralizado BUS Arbitro PCI PCI GNT# REQ# PCI GNT# REQ# PCI GNT# REQ# PCI GNT# REQ# Centralizado Daisy Chain BUS Arbitro PCI PCI REQ# GNT# PCI REQ# GNT# PCI REQ# GNT# PCI REQ# GNT# Tema 3/19
20 Tipos de Arbitrajes BUS PCI GNT# REQ# PCI GNT# REQ# PCI GNT# REQ# PCI GNT# REQ# Distribuido por Detección de Colisión de Señales (Ethernet) Tema 3/20
21 Tipos de Arbitrajes Distribuido por Autoselección (SCSI) Tema 3/21
22 Protocolo: Direccionamiento Lógico: información de dirección de destino está almacenada en el destinatario Geográfico: la dirección está asociada a una posición física Multicast: forma de distribuir información a más de un destinatario Broadcast: forma de distribuir información a todos los destinatarios Tema 3/22
23 Protocolo: Anchura del Bus Anchura del Bus de Datos: Afecta a las prestaciones del sistema Anchura del Bus de Direcciones: Afecta a la capacidad del sistema Ritmo de Transferencia (Ancho de Banda): MB/s. PCI(1X), BW= 32 bits x 33 MHz /8 = 132 MB/s Tiempo (s) RELOJ Datos Data1 Data2 Data3 Tema 3/23
24 Transferencias de Ciclo Completo Tiempo Buses Multiplexados Buses Dedicados Dirección Dato Dirección Operación de escritura (multiplexada) Dirección Tiempo acceso Dato Operación de lectura (multiplexada) Dirección Lect Escr Lectura-Modificación-Escritura Dirección Escri Lect Lectura después de escritura Dato Operación de escritura (no multiplexada) Dirección Dato Operación de lectura (no multiplexada) Tema 3/24
25 Transferencias de Ciclo Partido Dirección Dato Dato Dato Transferencia de un bloque de datos (Burst) BCLK Trasacción 1 Arbitraje Petición Error Snoop Respuesta Datos Trasacción 2 Arbitraje Petición Error Snoop Respuesta Datos Tema 3/25
26 Demandas de Ritmo de Transferencia en los Periféricos Gráficos Resolución Colores Redisplay Ancho de Banda 160x120 8 bits 15 Imag/s 288 KB/s 640x480 8 bits 10 Imag/s 1.9 MB/s 640x bits 30 Imag/s 26.3 MB/s 1024x bits 30 Imag/s 67.5 MB/s ISA: 8 MHz x 2 Bytes x (1/2)= 8 MB/s EISA: 8 MHz x 4 Bytes x (1/2)= 16 MB/s Tema 3/26
27 Estudio de Casos: Bus PCI Bus PCI 0 BRIDGE Agente PCI Bus PCI Tema 3/27
28 Tema 3/28 Principales Características PCI Peripheral Component Interconnect, estándar independiente del procesador para expansión de computadores PCI SIG (Special Interest Group, asociación industrial, PCI Express, PCI-X 2.0, PCI 2.3 Bus de tipo multiplexado Temporización síncrona (33/66 MHz) y 32/64 bits de datos Alto Ritmo de Transferencia: 1X=132 MB/s (33MHz, 32 bits), 4X=528 MB/s (66 MHz, 64 bits)
29 Estructura General PCI CLK IDSEL Control PCI PCI HOST HOST (Puente (Puente Norte) Norte) Arbitro PCI PCI (Slot 1) GNT# REQ# PCI (Slot 2) GNT# REQ# C/BE0-3 AD0-31 PCI (Slot 3) GNT# REQ# PCI (Slot 4) GNT# REQ# Tema 3/29 /INTA..D Controlador de Interrupciones (Puente Sur)
30 Principales Características PCI Multimaestro. El procesador no es el único maestro del bus. Aplicado a sistemas multiprocesadores Hasta 256 buses con 32 periféricos/bus y 8 controladores/periférico Permite establecer conexiones a través de puentes con buffers internos con otras normas de bus: ISA, EISA, SCSI, etc. Permite el paralelismo de transacciones procesadormemoria y periférico PCI-periférico PCI Autoconfiguración: Plug&Play Tema 3/30
31 5 voltios Niveles Físico- Mecánico-Eléctrico: Conector PCI Tema 3/31 Organización de pines para eliminar Paradiafonía (Crosstalk)
32 Nivel Lógico PCI Grupos funcionales de líneas obligatorias (49): Sistema: reloj (CLK), reset (/RST) Direcciones y Datos: Dir/Dat mux (AD[31:0]), interpretación Dir/Dat (/DEVSEL), validación/comando (C/BE[3:0]) Control de la Interfaz: temporización (/FRAME), coordinación fuente/destino (/IRDY, /TRDY), parar transacción (/STOP) Arbitraje: par de líneas desde cada maestro al árbitro (/REQ, /GNT), líneas no compartidas Control de Errores de paridad (PAR, /PERR, /SERR) Activación del Espacio de Configuración: IDSEL Grupos funcionales de líneas opcionales (+51): Interrupciones: para pedir servicio Soporte cache: permite utilizar protocolos de coherencia de memorias caches en el bus, para sistemas multiprocesadores Ampliación del bus a 64 bits Test: JTAG/Boundary Scan Alimentación/Tierra (+24): Soporta: 5 v / 3.3 v (marcas físicas Tema 3/32 en el conector distinitas dependendiendo de 5/3.3 v.)
33 Sincronización PCI Interpretación de eventos: Activación de eventos por maestro del bus: en transiciones negativas de clk Interpretación de eventos por esclavos del bus: en transiciones positivas de clk Interrupciones activadas por nivel, lo cual permite compartir las líneas entre varios periféricos Tema 3/33
34 Arbitraje PCI Centralizado Interrupciones activas por nivel, se pueden unir varias líneas Sin algoritmo especificado para prioridad No relentiza las transferencias BUS PCI Arbitro PCI PCI PCI PCI PCI GNT# REQ# GNT# REQ# GNT# REQ# GNT# REQ# Tema 3/34
35 Tema 3/35 Bus PCI Arbitraje PCI FRAME#, IRDY#, TRDY#, AD, CLK A B REQ#A GNT#A REQ#B GNT#B Arbitro PCI
36 Transferencias de Datos Modos multiplexados : Tema 3/36 ciclo completo (escritura: 2 clk/dato, lectura: 3 clk/dato), ciclo partido (bloques datos, 1 clk/dato) Estructura de la transferencia: 1 fase de direccionamiento 1 ó varias fases de datos Ritmos de Transferencia Ciclo Completo 1X: escritura= 66 MB/s, lectura= 44 MB/s Ciclo Partido: 1X=132 MB/s (33MHz, 32 bits), 4X=528 MB/s (66 MHz, 64 bits)
37 Comandos/Ordenes PCI Se utilizan las señales C/BE(3:0) Lectura/Escritura E/S: leer/escribir en registros del controlador de periféricos Lectura/Escritura Memoria: transferencias de bloques de datos, permite ser utilizado en sistemas multiprocesadores en el que se utiliza un algoritmo de coherencia de cache Lectura/Escritura Configuración: permite al usuario del bus leer y escribir en registros de configuración del dispositivo conectado a PCI, máximo número registros: 256, utilizado en Plug&Play Ciclo de Dirección Dual: permite la utilización de direcciones de 64 bits Reconocimiento de Interrupción: el controlador de interrupciones utiliza el bus de datos para leer el identificador de la interrupción Ciclos Especiales Tema 3/37
38 Tema 3/38 Transacción PCI de Lectura
39 Tema 3/39 Transacción PCI de Escritura
40 Autoconfiguración PnP-PCI: Mecanismo Configuración #1 3er tipo de espacio direccionamiento en PCs Registros de Configuración: 2 registros E/S de 32 bits para acceso a la Memoria de Configuración PCI CONFIG_ADDRESS: 0x0cf8 CONFIG_DATA: 0x0cfc, 32 bits Memoria de Configuración: 256 bytes por controlador Tema 3/40
41 Autoconfiguración PnP-PCI: Mecanismo Configuración #1 ECD=1: acceso a Espacio Configuración PCI ECD=0: acceso a Direccionamiento E/S CONFIG_ADDRESS (E/S= 0x0cf8) EC RESERVADO Nº de BUS PCI en la estructura Nº de dispositivo Función Nº de Registro de la D= jerárquica ( ) PCI (0...31) (multifunci Ventana Configuración 1 conectado a bus onales) (64 regs) Tipo CONFIG_DATA (E/S= 0x0cfc) 31 0 DATO Tema 3/41
42 Area de Configuración PCI CONFIG_ADDRESS En el interior del controlador PCI CONFIG_DATA 64 Byte Header Cabecera 192 Bytes available for PCI Unit Dependiente del Formato Fijo 16B Unit ID Manufacturer ID Status Command Class Code Revision BIST Header Latency CLS Base Address Register (6) Reserved Reserved Expansion ROM Base Address Reserved Reserved MaxLat MinGNT INT-Pin INT-Line Offset 0 00h 04h 08h 0Ch 10h 24h 28h 2Ch 30h 34h 38h 3Ch 256-byte Configuration Area and 64-byte Header Tema 3/42
43 Campos de Configuración Command (16 bits: 9+7): configura cómo reacciona el módulo PCI a los distintos ciclos de bus Status (16 bits): estado del módulo PCI Class code (24 bits): indica el tipo de módulo PCI. MSB=clase, MediumSB=sub-clase, LSB= interfaz de programación Latency (8 bits): duración máx de operaciones de bus (/FRAME=0, >8 clks) Header: permite indicar el contenido de los otros 48 bytes de la cabecera BIST (8 bits): autotest BAR (32/64 bits): punteros a zonas de memoria o E/S donde se almacenan datos o programas INT-Line (8 bits): línea interrupción asignada, IRQx (0.. 15) INT-Pin (8 bits): petición de interrupción, 0000 (no int), 0001 (/INTA), 0010 (/INTB), etc (MaxLat,MinGNT): máxima y mínima latencia que requiere el módulo PCI, y que es indicado por el fabricante de la placa Tema 3/43
44 Tema 3/44 Programación a través de BIOS Ensamblador: INT 1aH pci_bios_present: indica si BIOS PCI presente AH= 0xb1, AL=0x01 find_pci_device(); encuentra periféricos PCI AH= 0xb1, AL=0x02, num. fabricante, num. dispositivo read_configuration_area(); lee espacio configuración sobre registro ECX AH= 0xb1, AL=0x08 (byte), AL=0x09 (word) write_configuration_area(); escribe registro de configuración desde registro ECX AH= 0xb1, AL=0x0c (byte), AL=0x0c (word)
45 Ejemplo pci_bios_present: find_pci_device(); DX: fabricante (8086= Intel ) CX: unidad (7190= 440BX Host/PCI ) SI= indice Versión: x.y; x=bh, y=bl EDX=PCI; Carry=NC; si PCI-BIOS BH=Nº bus; BL[7..3]=unidad; BL[2..0]=función Carry=NC; comando OK Tema 3/45
46 Programación a través de BIOS con C++ getinterrupt(0x1a); pci_bios_present(); indica si BIOS PCI presente find_pci_device(); encuentra periféricos PCI read_configuration_byte(); lee espacio configuración write_configuration_byte(); escribe registro de configuración Tema 3/46
47 Ejemplo: Arranque PC Bus No Device No. Func. No. Vendor ID Device ID Device Class IRQ IDE controller 14/ Serial bus controller B Unknown PCI device N/A D Display controller 11 Tema 3/47
48 Ejemplo: PCItree ( Jerarquía PCI Interrupción IRQx Interrupción PCI DID.VID Situación del módulo en la jerarquía PCI Area de Configuración Tema 3/48
BUSES. Una comunicación compartida Un conjunto de cables para comunicar múltiples subsistemas. Memoria
BUSES UPCO ICAI Departamento de Electrónica y Automática 1 Qué es un bus? Una comunicación compartida Un conjunto de cables para comunicar múltiples subsistemas Procesador Control Datapath Memoria Entrada
Más detallesTema 3. Buses. Arquitectura de computadores. Plan 96. Curso 2010-2011. Jerarquía de buses
Tema 3. Buses 1. Introducción Jerarquía de buses Clasificación Fases de una transacción 2. Transferencia de datos 3. Temporización Bus síncrono Bus asíncrono Bus semisíncrono 4. Arbitraje del bus Centralizado
Más detallesBUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo
BUSES GRUPO 8 Miguel París Dehesa Ricardo Sánchez Arroyo - Trabajo de ampliación. BUSES. - 1 INDICE 1. Introducción 2. Integrated Drive Electronics (IDE) (1986) 3. Universal Serial Bus (USB) (1996) 4.
Más detallesEstructura de Computadores 2 [08/09] Buses de interconexión
Estructura de Computadores 2 [08/09] Buses de interconexión 1. Introducción. Estructura del bus y uso básico. Clases de buses y jerarquías 2. Elementos de diseño de un bus: Tipos de buses, anchura del
Más detallesARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos
Más detallesArquitectura de Computadores 3º Plan 96. Buses
Índice 1. Introducción. 2. Transferencia de Datos 3. Arbitraje del Bus 1. Introducción Buses Definición Conjunto de lineas compartidas por distintos elementos de un computador cuya función es permitir
Más detallesTema 10: Buses de comunicación
Tema 10: Buses de comunicación Objetivos: Comprender la estructura y el funcionamiento de un bus como elemento de comunicación entre diferentes unidades de un computador. Analizar la forma de sincronización
Más detalles2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA. JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5.
ARQUITECTURAS DE COMPUTADORES 2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 5 ENTRADA/SALIDA JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ Tema 5. Unidad de E/S 1 Unidad de E/S Indice Introducción.
Más detallesI2C. Ing. Pablo Martín Gomez pgomez@fi.uba.ar
I2C Ing. Pablo Martín Gomez pgomez@fi.uba.ar 1 Comunicaciones en un bus serie 2 Comunicaciones en un bus serie 3 I²C Velocidad 4 UART Universal Asynchronous Receiver Transmitter Estándar de comunicación
Más detallesSistemas de Computación I/O. 2º Semestre, 2008 José Miguel Rubio L. jose.rubio.l@ucv.cl http://www.inf.ucv.cl/~jrubio
Sistemas de Computación I/O 2º Semestre, 2008 José Miguel Rubio L. jose.rubio.l@ucv.cl http://www.inf.ucv.cl/~jrubio Funciones: Enviar comandos a los dispositivos Detectar interrupciones. El usuario no
Más detallesRAID 0 : No redundante
RAID ECP RAID RAID - Redundant Array of Independent Discs, 1987 Combinar varios discos, pequeños y baratos, en un sólo dispositivo lógico de disco y distribuir los datos a través de las unidades físicas
Más detallesEntrada salida y comunicación
Entrada salida y comunicación E/S de los computadores Introducción: Variedad de dispositivos. Modo de transfer. Tipo de información. Diferencias de velocidades (tasas de transferencias). Ejemplos de periféricos:
Más detallesTEMA 3: Buses, puertos e interfaces
TEMA 3: Buses, puertos e interfaces Contenidos 1. Introducción. de buses. 3. Jerarquía de buses. 4. Ejemplos de buses. 5. Puertos e interfaces. 6. Ejemplos de puertos e interfaces. Periféricos de Computadores
Más detallesCOMUNICACIONES. Medios para transmitir señales: Conexión por lazo de corriente 4 20 ma. Transmisión analógica: corriente proporcional a una magnitud
PLCs COMUNICACIONES Introducción Medios para transmitir señales: Conexión por lazo de corriente 4 20 ma Transmisión analógica: corriente proporcional a una magnitud Extremo receptor incluye un conversor
Más detallesDispositivos de Entrada/Salida
Dispositivos E/S. CPU Memoria Central Tarjeta de Red Red BUS Controlador de Discos Dispositivos E/S Dispositivos E/S. Los dispositivos de Entrada/Salida sirven al ordenador para obtener información del
Más detallesEstructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León
Estructura y Tecnología de Computadores (ITIG) Luis Rincón Córcoles Ángel Serrano Sánchez de León Programa. Introducción. 2. Elementos de almacenamiento. 3. Elementos de proceso. 4. Elementos de interconexión.
Más detallesNo se requiere que los discos sean del mismo tamaño ya que el objetivo es solamente adjuntar discos.
RAIDS MODO LINEAL Es un tipo de raid que muestra lógicamente un disco pero se compone de 2 o más discos. Solamente llena el disco 0 y cuando este está lleno sigue con el disco 1 y así sucesivamente. Este
Más detallesProtocolo USB CDM 2012. 22/11/2012 Autor: Ing. Jorge R. Osio 1
Protocolo USB CDM 2012 1 Temario Prestaciones del protocolo Principales características Elementos de una transferencia USB Enumeración de dispositivos 2 Prestaciones del protocolo Soporta variedad de dispositivos
Más detallesUnidad 1: Conceptos generales de Sistemas Operativos.
Unidad 1: Conceptos generales de Sistemas Operativos. Tema 2: Estructura de los sistemas de computación. 2.1 Funcionamiento de los sistemas de computación. 2.2 Ejecución de instrucciones e interrupciones
Más detallesOrganización de Computadoras. Turno Recursantes Clase 8
Organización de Computadoras Turno Recursantes Clase 8 Temas de Clase Subsistema de Memoria Organización de Memoria Principal Notas de clase 8 2 Memoria Velocidad del procesador: se duplica cada 18 meses
Más detallesDESCRIPCION DEL SITEMA MASTER.
DESCRIPCION DEL SITEMA MASTER. ESTRUCTURA. El sistema MASTER (Sistema Modular para Control Adaptativo en Tiempo Real) se ha implementado en base a un computador compatible PC-AT, dotado de una tarjeta
Más detalles2 Sea una unidad de disco duro de brazo móvil con las siguientes características:
1 Sea una unidad de disco duro de brazo móvil con las siguientes características: 18 superficies, 20.331 cilindros y 400 sectores por pista. Sectores de 1.024 bytes de información neta. Velocidad de rotación:
Más detallesACTIVIDADES TEMA 1. EL LENGUAJE DE LOS ORDENADORES. 4º E.S.O- SOLUCIONES.
1.- a) Explica qué es un bit de información. Qué es el lenguaje binario? Bit es la abreviatura de Binary digit. (Dígito binario). Un bit es un dígito del lenguaje binario que es el lenguaje universal usado
Más detallesIntroducción. Trabajo Práctico de TAI 2 - PCI Express Página 1
Introducción El Bus PCI ha sido utilizado ampliamente utilizado por mas de una década y aun se seguirá utilizando por lo menos un poco mas. Sin embargo, dado el gran avance tecnológico, tanto los procesadores
Más detallesDiseño de Redes de Área Local
REDES DE AREA LOCAL Diseño de Redes de Área Local REDES DE AREA LOCAL Pág. 1/40 OBJETIVOS DEL DISEÑO DE LAN El primer paso es establecer y documentar los objetivos de diseño. Estos objetivos son específicos
Más detallesTarjeta Principal. Disco Duro. Memoria RAM. Procesador. Fuente de Poder. Tarjetas de Expansión. Jair Acosta Núñez
Tarjeta Principal Disco Duro Memoria RAM Procesador Fuente de Poder Tarjetas de Expansión Jair Acosta Núñez También se le puede llamar Board, Mainboard, MotherBoard y Tarjeta Madre. Es una tarjeta interna
Más detallesEstructura general de una Computadora Arquitectura Estructura Von Neumann
BUSES Estructura general de una Computadora Arquitectura Estructura Von Neumann Unidad Básica en estructura computador. Cargar programas, ingreso datos, resultados, etc. Estructura de buses BUSES Es un
Más detallesArquitectura de sistema de alta disponibilidad
Mysql Introducción MySQL Cluster esta diseñado para tener una arquitectura distribuida de nodos sin punto único de fallo. MySQL Cluster consiste en 3 tipos de nodos: 1. Nodos de almacenamiento, son los
Más detallesUNIDADES FUNCIONALES DEL ORDENADOR TEMA 3
UNIDADES FUNCIONALES DEL ORDENADOR TEMA 3 INTRODUCCIÓN El elemento hardware de un sistema básico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones:
Más detallesTrabajo 3. PROTOCOLOS DE COMUNICACIÓN SERIAL INDUSTRIALES Edwin Gilberto Carreño Lozano, Código: 2090454.
Trabajo 3. PROTOCOLOS DE COMUNICACIÓN SERIAL INDUSTRIALES Edwin Gilberto Carreño Lozano, Código: 2090454. I. OBJETIVO Hacer un resumen acerca de los protocolos RS232, RS485, RS422 y HART; protocolos de
Más detallesIntroducción a los Sistemas Operativos
Introducción a los Sistemas Operativos 2º Ingeniero de Telecomunicación (Sonido e Imagen) Departamento de Ingeniería Telemática Universidad Carlos III de Madrid 2 Qué vamos a ver hoy? Qué es un sistema
Más detallesTELECOMUNICACIONES Y REDES
TELECOMUNICACIONES Y REDES Redes Computacionales I Prof. Cristian Ahumada V. Unidad X: Planificación y Cableado de una Red Contenido 1. Introducción. 2. LAN: Realización de la conexión física 3. Interconexiones
Más detallesProtocolo PPP PPP Protocolo de Internet de línea serie (SLIP)
Protocolo PPP 1 PPP Hoy en día, millones de usuarios necesitan conectar sus computadoras desde su asa a las computadoras de un proveedor de Internet para acceder a Internet También hay muchas personas
Más detallesHARDWARE DE UN ORDENADOR. 2. Cómo se llama a la parte de los ordenadores formada por los programas y las instrucciones para que funcione el ordenador?
HARDWARE DE UN ORDENADOR 1. Cómo se llama la parte física de un ordenador? 2. Cómo se llama a la parte de los ordenadores formada por los programas y las instrucciones para que funcione el ordenador? 3.
Más detallesTarjeta IEEE 1394. Versión 1.0
Tarjeta IEEE 1394 Versión 1.0 Contenido 1.0 Qué es IEEE1394?.P.2 2.0 Características de 1394..P.2 3.0 Requisitos de sistema de PC..P.2 4.0 Información técnica..p.3 5.0 Instalación del hardware...p.3 6.0
Más detallesAlmacenamiento y estructura de archivos
Bases de Datos Almacenamiento y estructura de archivos Almacenamiento y Estructura de Archivos Introducción a los medios de almacenamiento Discos Magnéticos RAID Almacenamiento Terciario Acceso de almacenamiento
Más detallesVersion 3. Capítulo 9. Fundamentos de hardware avanzado para servidores
Capítulo 9 Fundamentos de hardware avanzado para servidores Servidores para redes Un servidor es un computador en una red que es compartido por múltiples usuarios. El término servidor se refiere al hardware
Más detallesINTERRUPCIONES. Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset 32 F0 50 8A
Tres tipos de interrupciones: Internas (TRAPS) Externas (HARDWARE) Software Existen 256 interrupciones En el modo real cada una tiene un vector asociado Vectores de 4 bytes: segmento + offset... 0000:0008
Más detalles4. Programación Paralela
4. Programación Paralela La necesidad que surge para resolver problemas que requieren tiempo elevado de cómputo origina lo que hoy se conoce como computación paralela. Mediante el uso concurrente de varios
Más detallesRendimiento rápido y fiable
Adaptador Thunderbolt de esata Externo con Puerto USB 3.0 StarTech ID: TB2USB3ES El adaptador Thunderbolt a esata + USB 3.0, modelo TB2USB3ES, permite ampliar la conectividad de un MacBook o PC portátil
Más detallesInformación del Producto: XenData X2500 LTO-6 Digital Video Archive System
Información del Producto: XenData X2500 LTO-6 Digital Video Archive System Actualizado: 26 de marzo de 2013 Presentación El sistema XenData X2500 incluye el software XenData6 Workstation que ofrece funcionalidades
Más detallesRendimiento rápido y fiable
Adaptador Thunderbolt de esata Externo con Puerto USB 3.0 StarTech ID: TB2USB3ES El adaptador Thunderbolt a esata + USB 3.0, modelo TB2USB3ES, permite ampliar la conectividad de un MacBook o PC portátil
Más detallesPráctica 8 - DMA y Almacenamiento Masivo
Práctica 8 - DMA y Almacenamiento Masivo Organización del Computador 1 Segundo Cuatrimestre 2011 Ejercicio 1 El siguiente protocolo de handshaking permite a un amo (por ejemplo: CPU) ordenar la realización
Más detallesRedes (IS20) Ingeniería Técnica en Informática de Sistemas. http://www.icc.uji.es. CAPÍTULO 6: Estándares en LAN
Redes (IS20) Ingeniería Técnica en Informática de Sistemas http://www.icc.uji.es CAPÍTULO 6: Estándares en LAN ÍNDICE (Ethernet) 3. Estándar IEEE 802.2 (LLC) 4. Estándar IEEE 802.4 (Token Bus) Curso 2002-2003
Más detallesConvivencia. Gestión del Sistema de Entrada/Salida
Convivencia Gestión del Sistema de Entrada/Salida Dra. Carolina Carolina Mañoso Mañoso Dpto. Dpto. Imformática Informática y y Automática.UNED Introducción (1/2) El sistema de Entrada/Salida es la parte
Más detallesAdaptador Tarjeta PCI Express PCI-E 4 Puertos USB 3.0 UASP 2 Canales de 5Gbps con Alimentación Molex SATA
Adaptador Tarjeta PCI Express PCI-E 4 Puertos USB 3.0 UASP 2 Canales de 5Gbps con Alimentación Molex SATA StarTech ID: PEXUSB3S44V La tarjeta PCI Express USB 3.0 de 4 puertos, modelo PEXUSB3S44V, permite
Más detallesMemoria Principal. Departamento de Arquitectura de Computadores
Memoria Principal Departamento de Arquitectura de Computadores Índice Introducción. Conceptos básicos Características de los sistemas de memoria Jerarquías de memoria Memoria Principal Características
Más detallesOBJETIVOS DE LA MATERIA... 4 PROGRAMA ANALÍTICO. CONTENIDOS TEÓRICOS Y PRÁCTICOS... 5 BIBLIOGRAFIA... 7
UNIVERSIDAD NACIONAL DE LA MATANZA DEPARTAMENTO DE INGENIERIA E INVESTIGACIONES TECNOLOGICAS INGENIERIA EN INFORMATICA ARQUITECTURA DE COMPUTADORAS (1109) Profesor Titular: Ing. Fernando I. Szklanny PLANIFICACIÓN
Más detalles1. Instala servicios de configuración dinámica, describiendo sus características y aplicaciones.
Módulo Profesional: Servicios en Red. Código: 0227. Resultados de aprendizaje y criterios de evaluación. 1. Instala servicios de configuración dinámica, describiendo sus características y aplicaciones.
Más detallesCOMUNICACIÓN I2C (INTER-INTEGRATED CIRCUIT)
COMUNICACIÓN I2C (INTER-INTEGRATED CIRCUIT) Centro CFP/ES COMUNICACIÓN I2C 1 VENTAJAS DE LA COMUNICACIÓN I2C COMPARATIVA ESTANDAR DE TRANSMISIÓN 2 DISPOSITIVOS I2C DISPOSITIVOS I2C MAX518 3 DISPOSITIVOS
Más detallesCapítulo 3 Fundamentos de una PC
Fundamentos de una PC Es importante saber reconocer y denominar los componentes básicos de una PC. Una PC es una pequeña red de computadoras. Fundamentos de una PC Componentes electrónicos.- Transistor
Más detallesRelación de la RDSI con el modelo de referencia OSI
5.RDSI. Protocolos 5.1. Modelo de Referencia Características peculiares RDSI no contempladas en OSI 1. Varios tipos de protocolos relacionados. 2. Llamadas multimedia. 3. Conexiones multipunto Relación
Más detallesPeriféricos Interfaces y Buses
Periféricos Interfaces y Buses I. Arquitectura de E/S II. Programación de E/S III. Interfaces de E/S de datos IV. Dispositivos de E/S de datos V. Buses Buses de E/S (PCI, PC104, AGP). Sistemas de interconexión
Más detallesCAPÍTULO 1. Introducción.
CAPÍTULO 1 Introducción. Este capítulo dará una visión general del proyecto APLICACIÓN DE LA TRANSFERENCIA DMA AL DESARROLLO DE UNA PLATAFORMA RECONFIGURABLE PARA PROCESAMIENTO DE IMÁGENES. Este proyecto
Más detallesTARJETA MADRE y sus PARTES
TARJETA MADRE y sus PARTES La tarjeta madre Es el componente principal de un computador personal. Debido a que todos los demás grupos de componentes y dispositivos periféricos son controlados a través
Más detallesESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES
Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Estructura de un computador: conceptos básicos Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. Introducción 2. Elementos
Más detallesCONTENIDO. Capítulo 1. Capítulo 3. Capítulo 2. Contenido
CONTENIDO Sobre el autor 4 Prólogo 5 El libro de un vistazo 8 Introducción 14 Capítulo 1 INTRODUCCIÓN Estructura básica de la computadora 16 El microprocesador 16 La memoria 17 Los buses 18 Controladoras
Más detallesExperiencia 2 y 3 : Cableado y Switchs (Documentación)
Experiencia 2 y 3 : Cableado y Switchs (Documentación) 1 Objetivos: Complementar los conocimientos teóricos y prácticos del alumno en el campo de las redes de computadores. Aprender las características
Más detallesTema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica
Tema 1. Hardware. Fundamentos de Informática Grado en Ingeniería Mecánica Definición de computador Máquina electrónica de propósito general utilizada para procesar información El computador moderno se
Más detallesDISCOS RAID. Se considera que todos los discos físicos tienen la misma capacidad, y de no ser así, en el que sea mayor se desperdicia la diferencia.
DISCOS RAID Raid: redundant array of independent disks, quiere decir conjunto redundante de discos independientes. Es un sistema de almacenamiento de datos que utiliza varias unidades físicas para guardar
Más detallesControl y temporización Comunicación con la CPU Comunicación con el dispositivo externo Almacén temporal de datos Detección de errores
UNIDAD DE ENTRADA SALIDA Conceptos Unidad de entrada-salida (E/S): Elemento que proporciona un método de comunicación eficaz entre el sistema central y el periférico. Funciones Control y temporización
Más detallesTELECOMUNICACIONES Y REDES
TELECOMUNICACIONES Y REDES Redes Computacionales I Prof. Cristian Ahumada V. Unidad V: Capa de Red OSI 1. Introducción. 2. Protocolos de cada Red 3. Protocolo IPv4 4. División de Redes 5. Enrutamiento
Más detallesA continuación se mencionan en orden cronológico, los sistemas de conexión entre la tarjeta gráfica y la placa base. ISA
González Duarte Daniel Computación Gráfica Fecha de Entrega: 18.Feb.2008 Tarea 3: Buses Interfaces de tarjeta de video con la placa base: A continuación se mencionan en orden cronológico, los sistemas
Más detallesTarjeta Adaptadora Controladora PCI Express PCIe 1 Puerto esata 1 Puerto SATA - SATA III
Tarjeta Adaptadora Controladora PCI Express PCIe 1 Puerto esata 1 Puerto SATA - SATA III StarTech ID: PEXSAT31E1 La Tarjeta Controladora PCI Express de 2 puertos SATA/eSATA de 6 Gbps (SATA 3.0), PEXSAT31E1
Más detallesINTRODUCCION. Ing. Camilo Zapata czapata@udea.edu.co Universidad de Antioquia
INTRODUCCION. Ing. Camilo Zapata czapata@udea.edu.co Universidad de Antioquia Qué es una Red? Es un grupo de computadores conectados mediante cables o algún otro medio. Para que? compartir recursos. software
Más detallesArquitectura de Computadoras. Anexo Clase 8 Buses del Sistema
Arquitectura de Computadoras Anexo Clase 8 Buses del Sistema Estructuras de interconexión Todas las unidades han de estar interconectadas. Existen distintos tipos de interconexiones para los distintos
Más detallesTema 1 Estructuras de interconexión de un computador.
Estructura de Computadores II 1 Tema 1 Estructuras de interconexión de un computador. En el nivel jerárquico superior, un computador consta de la UCP, la memoria y la unidad de E/S. Se puede describir
Más detallesTarjeta Adaptador ExpressCard/34 USB 3.0 SuperSpeed de 1 Puerto con UASP - Montaje al Ras - Flush
Tarjeta Adaptador ExpressCard/34 USB 3.0 SuperSpeed de 1 Puerto con UASP - Montaje al Ras - Flush StarTech ID: ECUSB3S1 La tarjeta ExpressCard USB 3.0 con 1 puerto y de montaje al ras, modelo ECUSB3S1,
Más detallesAlmacenamiento magnético, 4
Almacenamiento magnético, 4 RAID (1) o R.edundant o A.rray o I.nexpensive (I.ndependent) o D.isk Agrupación redundante de discos baratos RAID (2) o Años 80 o Los sistemas de disco se habían ya convertido
Más detallesTaller de Operaciones Informáticas
Taller de Operaciones Informáticas Unidad 1: Componentes Físicos de un Sistema Informático 4- Qué es el motherboard? Identificar modelos, y elementos conectados sobre ella. Es la parte principal de una
Más detallesTema 4. Gestión de entrada/salida
Tema 4. Gestión de entrada/salida 1. Principios de la gestión de E/S. 1.Problemática de los dispositivos de E/S. 2.Objetivos generales del software de E/S. 3.Principios hardware de E/S. 1. E/S controlada
Más detallesEstructura de Computadores
Estructura de Computadores Tema 4. El procesador Departamento de Informática Grupo de Arquitectura de Computadores, Comunicaciones y Sistemas UNIVERSIDAD CARLOS III DE MADRID Contenido Elementos de un
Más detallesRedes de Almacenamiento
Redes de Almacenamiento Las redes de respaldo o backend se utilizan para interconectar grandes sistemas tales como computadores centrales y dispositivos de almacenamiento masivo, el requisito principal
Más detallesLos Microprocesadores MIA José Rafael Rojano Cáceres Arquitectura de Computadoras I Evolución Histórica de los Microprocesadores Intel Evolución de los microprocesadores Intel de la década de los 70 4004
Más detallesRedes de Altas Prestaciones
Redes de Altas Prestaciones TEMA 3 Redes SAN -Alta disponibilidad -Sistemas Redundantes -Curso 2010 Redes de Altas Prestaciones - Indice Conceptos Componentes de un SAN Términos más utilizados Topología
Más detallesCHIPSET. Conjunto de circuitos integrados que controla funciones y comunicación entre dispositivos. 2221-0116 - 2258 4211 cursos.
CHIPSET Conjunto de circuitos integrados que controla funciones y comunicación entre dispositivos 2221-0116 - 2258 4211 cursos.cr 1 CHIPSET CPU Chipset Northbridge Southbridge 2221-0116 - 2258 4211 cursos.cr
Más detallesCurso sobre Microcontroladores Familia HC9S08 de Freescale
Curso sobre Microcontroladores Familia HC9S08 de Freescale Por Ing. Daniel Di Lella EduDevices www.edudevices.com.ar e-mail: info@edudevices.com.ar Capítulo 8.- Inter Integrated Circuit Interface I2C MMIIC
Más detallesCAPÍTULO HTML Y DHCP DE H0/H2-ECOM100 CONFIGURACIÓN. En este capítulo...
CONFIGURACIÓN HTML Y DHCP DE H0/H2-ECOM100 CAPÍTULO 56 6 En este capítulo... Características DHCP de H0/H2 -ECOM100...................6-2 Deshabilitando DHCP y asignando una DIRECCION IP estática.....6-2
Más detallesTema 4. Subsistema de Memoria
Tema 4. Subsistema de emoria 4.1. ntroducción 4.2. emoria cache. emoria principal 4.4. emoria virtual onceptos generales Organizaciones para mejorar el rendimiento lgunas tecnologías D Fundamentos de omputadores
Más detallesDispositivos de almacenamien to secundario. Almacenamiento de datos
Dispositivos de almacenamien to secundario Almacenamiento de datos Índice Medios de almacenamiento magnético. Medios de almacenamiento óptico. Medios de almacenamiento de estado sólido. Categorías de los
Más detallesCapítulo 5. Cliente-Servidor.
Capítulo 5. Cliente-Servidor. 5.1 Introducción En este capítulo hablaremos acerca de la arquitectura Cliente-Servidor, ya que para nuestra aplicación utilizamos ésta arquitectura al convertir en un servidor
Más detallesBUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE
BUS I2C: IMPLEMENTACIÓN PRÁCTICA CON MICROCONTROLADORES PIC MEMORIAS EEPROM SERIE Fernando Nuño García 1 Ventajas del BUS I2C Definido inicialmente a mediados de los 80 para trabajar a 100kbit/s y en 1995
Más detallesArquitectura basica de un computador
Arquitectura basica de un computador Componentes o División básica de un computador Perifericos: Son todos los dispositivos de entrada (Input) y salida (Output): Monitor, Teclado, Ratón, Unidades de almacenamiento
Más detalles- ENetwork Chapter 9 - CCNA Exploration: Network Fundamentals (Versión 4.0)
1 of 5 - ENetwork Chapter 9 - CCNA Exploration: Network Fundamentals (Versión 4.0) 1 Convierta el número binario 10111010 en su equivalente hexadecimal. Seleccione la respuesta correcta de la lista que
Más detallesDISCOS DUROS. Grupo 11: Arkaitz Lázaro Abel Velasco
DISCOS DUROS Grupo 11: Arkaitz Lázaro Abel Velasco Índice: 1. Que es un disco duro? 2. Estructura física de un disco duro 3. Especificaciones hardware fundamentales de un disco duro - El formato físico
Más detallesREGISTROS DE DESPLAZAMIENTO
REGISTROS DE DESPLAZAMIENTO Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a través de una cadena de flip-flops. Este sistema secuencial
Más detalles5 Cuales de las siguientes opciones son formas de medición del ancho de banda comúnmente utilizadas? (Elija tres opciones).
1 Cuáles de las siguientes opciones describen lo que es una LAN? (Elija dos opciones). xxx opera dentro de un área geográfica limitada ofrece conectividad por llamada telefónica utiliza las interfaces
Más detallesk 11 N. de publicación: ES 2 047 221 k 51 Int. Cl. 5 : G01R 21/133
k 19 OFICINA ESPAÑOLA DE PATENTES Y MARCAS ESPAÑA k 11 N. de publicación: ES 2 047 221 k 1 Int. Cl. : G01R 21/133 G11C 7/00 12 k TRADUCCION DE PATENTE EUROPEA T3 86 knúmero de solicitud europea: 90116348.
Más detallesArquitectura de protocolos
Arquitectura de protocolos Facultad de Informática Prof. Juan Carlos Cano http://www.disca.upv.es/jucano jucano@disca.upv.es Índice Modelo de Referencia para RAL Enlace Lógico () Características Servicios
Más detallesMódulo CJ1W-ETN11 GUIA RAPIDA ESTE MANUAL CONTIENE: 1.- CARACTERÍSTICAS 2.- INSTALACIÓN Y CONFIGURACIÓN DEL MÓDULO 3.- CONFIGURACIÓN DEL MÓDULO
GUIA RAPIDA Módulo CJ1W-ETN11 ESTE MANUAL CONTIENE: 1.- CARACTERÍSTICAS 2.- INSTALACIÓN Y CONFIGURACIÓN DEL MÓDULO 3.- CONFIGURACIÓN DEL MÓDULO CON CX-PROGRAMMER 4.- CORREO 5.- EJEMPLO DE CONFIGURACIÓN
Más detallesFundamentos de Ethernet. Ing. Camilo Zapata czapata@udea.edu.co Universidad de Antioquia
Fundamentos de Ethernet. Ing. Camilo Zapata czapata@udea.edu.co Universidad de Antioquia Ethernet es el protocolo del nivel de enlace de datos más utilizado en estos momentos. Se han actualizado los estandares
Más detallesMODBUS TCP. 1. Especificaciones 2. Códigos de función 3. Respuesta de error 4. Contadores de estado 5. Programa PLC y ejemplos CS1W-ETN21 CJ1W-ETN21
Guía Rápida MODBUS TCP CS1W-ETN21 CJ1W-ETN21 Guía Rápida 1. Especificaciones 2. Códigos de función 3. de error 4. Contadores de estado 5. Programa PLC y ejemplos 1. Especificaciones 1.1 Lista de comandos.
Más detallesRAID. Los detalles de las características segunda y tercera, cambian según los distintos niveles RAID. RAID 0 no soporta la tercera característica.
RAID Como se dijo anteriormente, el ritmo de mejora de prestaciones en memoria secundaria ha sido considerablemente menor que en procesadores y en memoria principal. Esta desigualdad ha hecho, quizás,
Más detallesEstación de Conexión con Ventilador USB 3.0 UASP para Disco Duro SATA 6Gbps 2,5" y 3,5" Hub USB - Negro
Estación de Conexión con Ventilador USB 3.0 UASP para Disco Duro SATA 6Gbps 2,5" y 3,5" Hub USB - Negro StarTech ID: SDOCKU33HB La estación de conexión (docking station) USB 3.0 para discos duros con concentrador
Más detallesUSB (Universal Serial Bus)
USB (Universal Serial Bus) USB es una interfaz para transmisión de datos y distribución de energía que ha sido introducida en el mercado de PC s y periféricos para mejorar las lentas interfaces serie (RS-232)
Más detallesWAN y Enrutamiento WAN
WAN y Enrutamiento WAN El asunto clave que separa a las tecnologías WAN de las LAN es la capacidad de crecimiento, no tanto la distancia entre computadoras Para crecer, la WAN consta de dispositivos electrónicos
Más detallesTema 1 Introducción. Arquitectura básica y Sistemas Operativos. Fundamentos de Informática
Tema 1 Introducción. Arquitectura básica y Sistemas Operativos Fundamentos de Informática Índice Descripción de un ordenador Concepto básico de Sistema Operativo Codificación de la información 2 1 Descripción
Más detallesPUERTOS DE COMUNICACIÓN EXTERNOS TIPO VELOCIDAD DESCRIPCION GRAFICO
PUERTOS DE COMUNICACIÓN EXTERNOS TIPO VELOCIDAD DESCRIPCION GRAFICO PUERTO PS/2 150 Kbytes/seg. La comunicación en ambos casos es serial (bidireccional en el caso del teclado), y controlada por microcontroladores
Más detallesTecnología de la Información y las Comunicaciones. Colegio Bosque Del Plata. UNIDAD 6 Hardware Procesador y Unidades de Almacenamiento.
Colegio Bosque Del Plata Tecnología de la Información y las Comunicaciones UNIDAD 6 Hardware Procesador y Unidades de Almacenamiento. E-mail: garcia.fernando.j@gmail.com Profesor: Fernando J. Garcia Ingeniero
Más detallesCAPITULO V. REDES INDUSTRIALES
150 CAPITULO V. REDES INDUSTRIALES En principio una red se puede definir como una serie de estaciones (Nodos) o equipos interconectados entre sí, para tener información más común disponible en uno, varios
Más detalles