IRCUITOS LOGICOS SECUENCIALES

Transcripción

1 C IRCUITOS LOGICOS SECUENCIALES A diferencia de los circuitos combinacionales, en los circuitos secuenciales se guarda memoria de estado. Las salidas no dependen tan solo del valor de las entradas en un instante dado, sino que también están determinadas por el estado almacenado en el circuito. o Flip-flops o Codificadores y decodificadores o Circuitos contadores o Registros de corrimiento PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 35

2 7 FLIP-FLOPS El flip-flop (FF) es un elemento de memoria que almacena un bit de información y está formado por un conjunto de compuertas lógicas. Al flip-flop también se le conoce como latch y multivibrador biestable. El termino latch se utiliza para ciertos tipos de flip-flops que describiremos más adelante. El termino multivibrador biestable es el nombre técnico más adecuado en español para un flip-flop. 7.1 Latch de compuerta NAND El circuito de FF más básico puede crearse a partir de dos compuertas NAND o de dos compuertas NOR. En la siguiente figura se muestra el latch de compuerta NAND y su tabla de verdad. En este latch la salida de la compuerta NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa. Set Reset Salida 1 1 Sin cambio 0 1 Q=1 1 0 Q=0 0 0 Invalido* *Produce Q= =1 Las salidas de las compuertas identificadas como Q y, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET (inicio) es la que establece Q en estado 1 y la salida RESET (reinicio o borrado) es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado ALTO, y una de ellas cambiara al estado BAJO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=0 se trata de establecer y borrar al latch al mismo tiempo, y produce Q= =1, por lo cual esta condición de entrada no debe utilizarse. PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 36

3 7.2 Latch de compuerta NOR En la siguiente figura se muestra el latch de compuerta NOR y su tabla de verdad. En este latch la salida de la compuerta NOR-1 está conectada a una de las entradas de la compuerta NOR-2 y viceversa. Como se puede observar este arreglo es similar al latch de compuerta NAND solo que las salidas Q y aparecen en posiciones invertidas. Set Reset Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido* *Produce Q= =0 ACTIVIDAD 19: Simula en Crocodile Clips el latch de compuerta NAND y el latch de compuerta NOR y comprueba sus tablas de verdad. Las salidas de las compuertas identificadas como y Q, son las salidas del latch. Bajo condiciones normales, una salida siempre será el inverso de la otra. Existen dos entradas para el latch: la entrada SET es la que establece Q en estado 1 y la salida RESET es la que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado BAJO, y una de ellas cambiara al estado ALTO mediante un pulso cada vez que se quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=1 se trata de establecer y borrar al latch al mismo tiempo, y produce Q= =0, por lo cual esta condición de entrada no debe utilizarse. NOTA: Cuando se aplica energía aun circuito, no es posible predecir el estado inicial de la salida de un flipflop si sus entradas SET y RESET se encuentran en su estado inactivo. Se tiene la misma probabilidad de que el estado inicial sea Q=0 que Q=1. PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 37

4 7.3 Señales de reloj y flip-flops sincronizados por reloj Los circuitos digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las salidas de los circuitos pueden cambiar de estado en cualquier momento en el que una o más de sus entradas cambien, como lo vimos con los latch NAND y latch NOR. En los sistemas síncronos, los tiempos exactos en los que cualquier entrada puede cambiar de estado se determinan con base a una señal que se conoce comúnmente como el reloj (clock o clk). Por lo común, esta señal de reloj es un tren de pulsos rectangulares o una onda cuadrada. 1 0 Transición de pendiente positiva Señal de reloj Transición de pendiente negativa A diferencia de los latch los flip-flops son dispositivos síncronos y el estado de sus salidas es controlado por una señal de reloj. Los flip-flops son dispositivos que responden una señal de reloj durante los cambios de 1 a 0 lógico o de 0 a 1 lógico, según el tipo de flip-flop. 7.4 Circuitos generadores de reloj con el temporizador 555 El circuito integrado utilizado comúnmente para generar la señal de reloj u onda cuadrada es el 555. Este circuito integrado puede operar en dos modos: o Astable o Monoestable CI 555 PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 38

5 ACTIVIDAD 20: Generador de pulsos de reloj con el CI 555 a) Descripción de terminales b) Modos de operacion c) Circuito para el modo de operación como astable Circuito para el modo de operación como monoestable ACTIVIDAD 20: Para el circuito integrado 555 Investiga lo siguiente: a) La descripción de cada terminal. b) Describa sus modos de operación como astable y monoestable. c) Los circuitos para cada modo de operación.. PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 39

6 7.5 Flip-flop sincronizado por reloj S-R El latch NOR es un circuito secuencial asíncrono, pero si agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND podemos obtener un flip-flop sincronizado por reloj S-R. En este flip-flop las entradas S (SET) y R (RESET) controlan su estado de la misma forma como se describió antes para el latch de compuerta NOR, pero este flip-flop solo puede cambiar de estado cuando una señal que se aplica a su entrada C (clock o reloj) realiza la transición de 0 a 1 (transición de pendiente positiva). Latch NOR Flip-flop sincronizado por reloj S-R En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en S-R, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop S-R sincronizado por reloj. Flip-flop S-R S R C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Invalido* *Produce Q= =0 = transición de pendiente positiva de la señal de reloj Tabla de verdad Formas de onda PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 40

7 7.6 Flip-flop sincronizado por reloj J-K Si al latch NOR le agregamos un circuito de conducción de pulsos de reloj formado por dos compuertas AND de 3 entradas podemos obtener un flip-flop sincronizado por reloj J-K. En este flip-flop las entradas J y K controlan su estado de la misma forma que las entradas S y R controlan el flip-flop S-R al momento de una transición de pendiente positiva, pero con la diferencia de que la condición J=K=1 (modo de conmutación) no produce una salida ambigua, sino que el FF siempre cambiara a su estado opuesto cuando ocurra una transición de pendiente positiva. Flip-flop sincronizado por reloj J-K En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en J-K, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran la operación del flip-flop J-K sincronizado por reloj. Flip-flop J-K J K C Salida 0 0 Sin cambio 1 0 Q=1 0 1 Q=0 1 1 Conmuta o Báscula = transición de pendiente positiva de la señal de reloj Tabla de verdad Formas de onda PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 41

8 7.7 Flip-flop sincronizado por reloj en D El flip-flop D es una modificación del latch NAND y recibe su nombre debido a su capacidad de transferir datos. A diferencia de los flip-flop S-R y J-K, este flip-flop solo tiene una entrada de control Latch NAND síncrona D (Datos). El flip-flop Flip-flop sincronizado por reloj D D funciona de la siguiente manera: Q cambiara al mismo estado que esté presente en la entrada D cuando ocurra una transición de pendiente positiva en C. En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en D, la tabla de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva ( ) en la entrada C para las diversas combinaciones de la entrada D, y las formas de onda que ilustran la operación del flip-flop D sincronizado por reloj. D C Salida 0 Q=0 1 Q=1 = transición de pendiente positiva de la señal de reloj ACTIVIDAD 21: Realiza las siguientes actividades en tu cuaderno: a) Investiga y describe 3 aplicaciones de los flipflops. b) Investiga la configuración de las terminales de los circuitos integrados: o Flip-flop J-K: 74LS73 o Flip-flop D: 74LS74 Flip-flop D Tabla de verdad Formas de onda PALOMA GUADALUPE MENDOZA VILLEGAS CYNTHIA PATRICIA GUERRERO SAUCEDO 42