Universidad Autónoma Metropolitana Unidad Iztapalapa

Transcripción

1 Universidad Autónoma Metropolitana Unidad Iztapalapa Departamento de Ciencias Básicas e Ingeniería Ingeniería Electrónica en Comunicaciones Proyecto de titulación: Desarrollo de estructuras analógicas para CI MOSFET Presenta: Magali Cortez ázquez Con matrícula Asesor: Ing. Laura Ortiz Balbuena Firma del Asesor: Ing. Laura Ortiz Balbuena

2 Desarrollo de estructuras analógicas para CI MOSFET. Magali Cortez ázquez, Ingeniero en Electrónica por la UNIERSIDAD AUTONOMA METROPOLITANA unidad Iztapalapa. Abstract Se diseñaron amplificadores de una sola etapa a 0.5µm N-well con un metal y un polisilicio con tecnología CMOS y se optimizaron usando TopSpice. Ambos amplificadores tienen ganancias en modo diferencial mayores a los 0dB así como producto ganancia ancho de banda superiores a los 0MHz. I. INTRODUCCIÓN La tecnología en materia de circuitos integrados LSI evolucionó rápidamente desde la aparición de la tecnología MOS en la década de 1970 la cual logró una alta densidad de integración y menor consumo de potencia. Con la aparición de la tecnología CMOS en la década de 1980, el tamaño de los CI se redujo drásticamente y se mejoró su desempeño, a partir de entonces, ha sido la tecnología preferida para diseños LSI. En el presente documento presentamos el diseño de amplificadores de una etapa a 0.5 µm N-well usando un solo metal y un solo polisilicio con tecnología CMOS. El diseño del primer amplificador es un bosquejo del segundo diseño, mismo que se abordará de manera más detallada. El desarrollo del documento es el siguiente: en la Sección II se revisaran algunos conceptos de amplificadores y se analizará de manera teórica cada una de las configuraciones de los amplificadores a diseñar. En la sección III se revisará de forma breve la tecnología de integración CMOS. En la sección I se procederá con el diseño de los amplificadores cuya simulación se presenta en la sección. Una vez observadas las características eléctricas de los amplificadores se comienza con el diseño del Layout en la sección I, posteriormente en la sección II se presentan las conclusiones. II. AMPLIFICADORES CMOS El MOSFET como amplificador. Para operar el MOSFET (tipo n) como amplificador, debe polarizarse en un punto de la región de saturación, esto se asegura cuidando de la siguiente relación: donde: DS (1) GS t DS es el voltaje de drenaje-fuente es el voltaje compuerta-fuente GS es el voltaje de umbral t Es importante recordar que el amplificador tendrá una componente de corriente directa (DC) y otra de señal, por ello separaremos el análisis en DC y de señal. En DC calcularemos los valores adecuados para polarización y en el caso de pequeña señal consideraremos un modelo de circuito equivalente para llevar a cabo el análisis general del circuito (ganancias, resistencias, etc.). 1

3 Tecnología CMOS tipo de agotamiento. La principal característica del MOSFET de tipo de agotamiento es que fuente y drenaje están conectados físicamente por medio de un canal. Este canal puede enriquecerse con valores positivos o empobrecerse con valores negativos del voltaje gs (lo que implica voltajes de umbral negativos). Con este tipo de CMOS se obtienen mejores características eléctricas al momento de integrar. Circuitos de polarización. Se lleva a cabo mediante fuentes de corriente que establecen una corriente de referencia constante que se alimenta a otras etapas del amplificador. Estas fuentes emplean una sola resistencia para establecer la corriente, lo que representa reducción en la área de integración ya que las resistencias requieren de mayor área de integración que los transistores. Espejos de corriente. La configuración básica de un espejo de corriente constante de CMOS se muestra en la figura (1). Esta fuente trabaja de la siguiente manera: Figura 1. Fuente de espejo de corriente tipo n. El transistor Q1 está cortocircuitado con su compuerta (conectado como diodo) y por ello opera en la región de saturación. Teóricamente la corriente que circula por el drenaje de Q1 está dada por: I D 1 W = k ( ) n GS () t L donde: k W L es un parámetro de transconducta ncia ancho de la región de canal longitud de la región de canal La corriente de drenaje de Q1 es proporcionada por ecuación de malla tenemos: DD a través de una resistencia R. Con una DD GS I D = I REF = () 1 R

4 A la corriente que pasa por R le llamaremos corriente de referencia. Con las ecuaciones anteriores podemos calcular las características de los transistores para que a través de ellos circule la corriente que deseemos. Con lo que respecta al transistor Q, la corriente que circula por el dren está dada por: debido a que comparte con Q1 el voltaje compuerta-fuente. I 0 1 W = I ( ) D = I D1 = K n GS (4) t L Tomando en cuenta estos resultados podemos establecer una relación entre la corriente de referencia y la corriente de drenaje de Q que es la que circulará por el resto del circuito que se conecte en el dren de Q. I I 0 REF ( W / L) ( W / L) 1 = (5) La conclusión a la que llegamos es que la corriente de salida depende de la relación geométrica de los transistores. Circuitos de mando de corriente. En esta sección explicaremos como polarizar diversas etapas amplificadoras de un CI. Usando la relación obtenida en (5) podemos diseñar espejos de corriente de manera que a la salida entreguen la corriente necesaria en otra etapa del amplificador. Por ejemplo, en la figura () tenemos un circuito de control de corriente. Este circuito nos dará una visión de cómo diseñar las fuentes de corriente dentro de un circuito integrado. El primer espejo de corriente está formado por Q1, Q y Q que tiene dos salidas de corriente ( I e I ). Figura. Circuito de control de corriente La corriente de referencia se establece a partir de la resistencia R y de la geometría de Q1. Tomando el cuenta la relación obtenida en (5) las corrientes de salida son de la forma: I = I REF ( W / L) ( W / L) 1

5 I = I REF ( W / L) ( W / L) 1 Los voltajes en los drenajes de Q y Q están restringidos a ser mayores que la fuente negativa en alrededor de un volt para que estos trabajen en la región de saturación. En la parte extrema de la figura () vemos que la corriente I se alimenta a un espejo de corriente formado por dos transistores de canal p. Este espejo tiene una salida de corriente dada por : I = I 5 4 ( W / L) 5 ( W / L) 4 donde I 4 = I. Para la saturación del transistor Q5 es necesario que su voltaje de drenaje sea menor en alrededor de un volt que el de la fuente de polarización positiva. Aunque hablamos de dos fuentes espejo, el tipo de material de los transistores determina si se trata de una fuente de corriente o carga activa. En el primer caso se encuentra Q5 que empuja una corriente a una carga, mientras que Q jala corriente de una carga. Al momento del diseño de un CI se hacen necesarios tanto las fuentes como las cargas activas. De ahí que sea adecuado usar tecnología CMOS donde se integran transistores de canal n y de canal p en un mismo CI. Modelos de circuito equivalente a pequeña señal. El modelo que refiere mejor el comportamiento de un MOSFET es el que se presenta en la figura (). Figura. Modelo a pequeña señal de un MOSFET. r 0 depende de la relación: A r0 (6) I D donde A = 1/ λ, que es un voltaje semejante al voltaje de Early. La transconductancia del MOSFET está dada por la ecuación: g m n ( W L)( ) = k / (7) GS t 4

6 y en términos de corriente sustituyendo k( W / L) de la ecuación (), tenemos: g m D = (8) GS I t Los parámetros g m y r 0 dependen del punto de polarización de DC del MOSFET. Estas ecuaciones nos serán útiles cuando comencemos con el diseño de los amplificadores. Configuraciones básicas de amplificadores de una etapa con tecnología MOS. Mostramos en la figura (4) tres configuraciones básicas de amplificador: a) de fuente común, b) de compuerta común y c) de drenaje común. Figura 4. Configuraciones básicas de amplificadores Amplificador CMOS de fuente común. Un amplificador de fuente común se muestra en la figura (5). La principal característica de este amplificador es que la ganancia de voltaje puede manipularse a partir de la carga que ve Q1, y si esta carga es grande la ganancia en voltaje aumentará también. Es decir, se crea una gran ganancia de voltaje sin usar una resistencia física que ocuparía espacio valioso en un CI. Figura 5. Amplificador CMOS de fuente común. 5

7 Amplificador CMOS de compuerta común. Un amplificador de compuerta común se muestra en la figura (6). La señal de entrada se aplica a la fuente y la compuerta está conectada a un voltaje constante de DC ( dc ). Este amplificador no invierte la señal de salida como en el caso de la configuración de fuente común, la ganancia en voltaje es similar pero con una resistencia de entrada mucho menor. La aplicación más importante del amplificador de compuerta común está en la configuración cascode. Figura 6. Amplificador CMOS de compuerta común. Amplificador CMOS de drenaje común. Un amplificador de drenaje común se muestra en la figura (7). Este amplificador tiene una ganancia menor a la unidad pero tiene una resistencia de salida baja por ello se utiliza en la etapa de salida de amplificadores de varias etapas. La señal se aplica a la compuerta de Q1 por lo cual la resistencia de entrada es muy alta. Figura 7. Amplificador CMOS de dren común o seguidor de fuente 6

8 Amplificador cascode. Un amplificador cascode esta formado por una etapa de drenaje común seguida por una de compuerta común. Este arreglo esta diseñado para proporcionar una alta impedancia de entrada con una ganancia unitaria de voltaje, y para asegurar un mejor desempeño a frecuencias altas. Amplificadores diferenciales Presentan una elevada impedancia de entrada y una impedancia de salida baja. Además de que tienen un alto ancho de banda y ganancia de voltaje. El voltaje diferencial de entrada debe ser muy pequeño (en milivolts) para evitar la distorsión. Respuesta del MOSFET a altas frecuencias. El modelo de circuito equivalente de alta frecuencia del MOSFET se muestra en la figura (8 ). Figura (8). Modelo para frecuencias altas de un MOSFET. Cuando el MOSFET opera en la región de saturación, las capacitancias internas están dadas por: C C gs gd = WLC = 0 ox (9) donde: con los valores siguientes: 1 ε ox =.5x10 F / cm 9 t ox = 5.7x10 m C ox ε ox = (10) t ox En los siguientes párrafos se hará una descripción de cada uno de los circuitos diseñados, con su desarrollo teórico. 7

9 Amplificador CMOS con par diferencial y carga activa de espejo de corriente. Este amplificador se muestra en la figura (9). Consta de un par diferencial (M1 y M4) con carga activa de fuente espejo de corriente formada por M y M. El circuito está polarizado por una fuente espejo de corriente (M6 y M5) con corriente de referencia establecida por una resistencia R conectada a. dd Figura 9. Amplificador CMOS con par diferencial y carga activa de espejo de corriente. Analizaremos la fuente de corriente y la carga activa para calcular impedancias, posteriormente centraremos nuestra atención en el amplificador diferencial, y a partir de ello calcularemos la ganancia de voltaje. Cálculo de impedancias. Las impedancias que observa el par diferencial desde la carga activa son las siguientes: sg 1 Z 1 = = (11) g g m gs m Y la impedancia desde la fuente de corriente es: Z = r 0 (1) Z = r 05 (1) Cálculo de ganancias Para calcular ganancia en modo diferencial usaremos el circuito de la figura (10). 8

10 Figura 10. Circuito equivalente del par diferencial para el cálculo de ganancia en modo diferencial. A dif out = = g m1 r0 r01 (14) in Para calcular ganancia en modo común usaremos el circuito de la figura (11). Figura 11. Circuito equivalente del par diferencial para el cálculo de ganancia en modo común. La expresión simplificada es: A g r r in m com = = (15) out g m1 r01 r05 + r0 oltaje de offset. De una ecuación de malla, tenemos: + o = DS ( m1) + DS ( m5) SS (16) Tiempo de respuesta (SR). El tiempo de respuesta puede aproximarse por la siguiente expresión: 9

11 donde I es la corriente total que circula por el amplificador. SR = I (17) C Amplificador CMOS con par diferencial, carga activa de espejo de corriente y cascode a la salida. Este amplificador (figura 1) difiere al anterior por una etapa de salida tipo cascode (M7 y M8) y además cuenta con un capacitor de acoplamiento de 10pF. Figura 1. Amplificador CMOS con par diferencial, carga activa de espejo de corriente y cascode a la salida. Analizaremos cada una de las etapas sustituyendo cada transistor por el modelo a pequeña señal, posteriormente centraremos nuestra atención en el amplificador diferencial, y a partir de ello calcularemos la ganancia en voltaje del circuito. Figura 1. Circuito equivalente del amplificador de la figura 1. Cálculo de impedancias. Las impedancias que observa el par diferencial desde la carga activa son las siguientes: 10

12 sg 1 Z 1 = = = (18) I g g m gs m Y la impedancia desde la fuente de corriente es: Z = r 0 (19) Z = r 05 (0) Cálculo de ganancias. Para calcular ganancia en modo diferencial usaremos el circuito de la figura (14). Figura 14. Circuito equivalente para el amplificador de la figura 1 en modo diferencial. out = g (1) m8 sg8 r08 r07 donde: = g Z r, además sg8 m1 gs1 o1 gs1 = in, finalmente: A dif out = = g m8 g m1 r0 r01 r08 r07 () in Para calcular ganancia en modo común usaremos el circuito de la figura (11) La expresión simplificada es: A g r in m8 0 = () 8 com = out oltaje de offset. + o = DS( m5) SS (4) 11

13 III. La tecnología de integración CMOS Proceso de fabricación CMOS. La etapa de diseño del layout del circuito es indispensable para la creación de las máscaras en el proceso de fabricación CMOS. Debido a la complejidad de los chips de hoy, el trabajo de diseño es realizado por computadora, con ayuda de programas como editores de capas tales como L-Edit y simuladores como Spice. Estos programas permiten diseñar los patrones en cada capa, obteniendo un dibujo esquemático de capas o layout que representa los patrones de cada capa, teniendo la posibilidad de realizar en ellos un chequeo de reglas de diseño para un proceso en la tecnología de fabricación especificada, de esta manera toda la imagen es implementada como la vista superficial del chip, y representa las máscaras necesarias para el proceso de fabricación y lograr el diseño físico del chip. L-Edit es un editor de capas de circuitos producido por la empresa Tanner Research para diseño de circuitos integrados CMOS. L-Edit está provisto de varias herramientas de construcción, incluyendo un extractor de layout (que crea archivos compatibles con SPICE del layout, permitiendo comparar el diseño físico y el desempeño del circuito). Litografía y transferencia de patrones. La litografía es el proceso usado para transferir el patrón deseado para cada capa de material en el chip. Hay varios pasos que se usan en la secuencia litográfica. Los más importantes son: Dibujar los patrones usando un editor de capas. Preparar cada patrón para la transferencia física a la oblea. Transferir los patrones en la oblea (llamado impresión). Usar técnicas de procesamiento para modelar físicamente cada capa. Se puede notar que aunque un editor de capas (por ejemplo, L-Edit) permite ver todas las capas simultáneamente, la secuencia litográfica debe aplicarse separadamente para cada capa que constituye el chip. Usando el archivo de diseño terminado, la información es extraída para cada capa en el proceso. Cuando se fabrica un circuito integrado, la secuencia litográfica se repite en cada capa de material usado para construir el dispositivo. La secuencia es siempre la misma: Aplicación de fotoresist; Impresión (exposición); Revelado; Grabación. Las limitaciones del proceso de diseño de patrones, tales como la resolución mínima y el espacio mínimo, da un conjunto de líneas guías de diseño de máscaras llamadas reglas de diseño. Layout del circuito. Cuando visualizamos un circuito integrado, aparece como un conjunto de objetos geométricos superpuestos. En un editor de layout, cada capa se descubre usando un color distinto o patrones de relleno que nos permite ver, como los objetos se relacionan unos a otros. Ya que las características del chip se especifican por las líneas de fabricación y no se pueden alterar, el diseño de circuitos depende de la habilidad para formar las capas y obtener dispositivos con las características apropiadas. 1

14 Archivo de tecnología en L-Edit Cuando el programa L-Edit ha sido inicializado, carga un archivo de tecnología preestablecido dentro del programa. Éste asigna un significado y un color para cada capa. Capa física Nombre Color Capa de polisilicio 1 POLY 1 ROJO relleno Corte de contacto CONTACT NEGRO Relleno. para n + /p + Metal 1 METAL 1 AZUL Relleno. Implantación ionica p + PSELECT GRIS Contorno. Implantación ionica n + NSELECT AZUL Contorno. Tabla 1. Capas físicas y su representación en L-Edit Reglas de diseño básicas Un conjunto completo de reglas de diseño contiene todos los límites geométricos para el layout de máscaras. Esto incluye las características mínimas de tamaño y espaciamiento sobre cada máscara, y también proporciona espaciamientos capa a capa cuando es necesario. Los valores en este conjunto reglas de diseño es escalable de acuerdo a la métrica λ. Numéricamente, λ = 0. 1µ m para la tecnología de 0.5µ m. Las reglas básicas de diseño que usaremos son las siguientes: N-WELL 1. Ancho Mínimo 10. Espaciamiento mínimo 6 POLY (polisilicio) 1. Ancho mínimo. Espaciamiento mínimo. Espaciamiento con región activa 1 4. Extensión fuera de región activa NSELECT, PSELECT (difusión) 1. Ancho mínimo. Espaciamiento mínimo POLY CONTACT (contactos) 1. Tamaño exacto x. Espaciamiento METAL 1. Ancho mínimo. Espaciamiento mínimo 1

15 I. Diseño de amplificadores Amplificador CMOS con par diferencial y carga activa de espejo de corriente. Este circuito se diseñará con las siguientes especificaciones: I D = 10µA Kn = 15.4µA / Kp = 4.9µA / L = 0.4µ m t( n) = 0. 7 t( p) = Como vimos en la sección anterior, la corriente está determinada por el tamaño del transistor, de la ecuación () despejando W, tenemos: IDL W = (4) K( ) Para elegir el valor adecuado de W es necesario proponer algunos valores de gs y cuidar que las condiciones de saturación del transistor se cumplan. Esta parte del diseño puede simplificarse usando un simulador como TOPSPICE, donde, una vez propuestas las magnitudes de cada transistor, podemos simular la configuración con los valores elegidos. Este software genera un archivo de salida que incluye varias características de cada transistor como voltajes y corrientes, mismos que nos permiten determinar si los transistores están en saturación o no. Las siguientes características resultan útiles al momento de proponer valores para W: W debe ser mínimo de λ. Los transistores M1 y M4 forman un par diferencial por lo que deben ser del mismo tamaño. Para alimentar todo el circuito con la misma corriente es necesario que M5 y M6 sean del mismo tamaño. Después de usar el simulador conectando una fuente de corriente constante de 10µ A como se indica en la figura (15), los valores elegidos para cada transistor son: gs t M1 W=0.6µm M W=0.6µm M5 W=0.48µm M W=0.6µm M4 W=0.6µm M6 W=0.48µm Figura 15. Circuito con fuente de corriente constante. 14

16 Con estos valores, comenzamos el diseño de la fuente de corriente que alimentará al circuito a partir del transistor M6 (figura 9). Usando la ecuación () y despejando gs : 1/ L gs' = ID + t k W Sustituyendo valores tenemos: La caída de voltaje total es: = ' + gs gs gs = SS gs '= Haciendo una malla, obtenemos el valor de la resistencia necesaria para generar una corriente de 0µm: cc gs R = ID R = 45KΩ El espejo de corriente produce: I I = = I REF I REF W L W L m6 m5 La disipación de potencia puede calcularse a partir de los resultados previos de corriente. P = ) ( I REF + I ) cc + ( I REF + I P = 0.1x10 W Calculamos el voltaje de offset usando la ecuación (16): o = ss Ahora calcularemos la ganancia a modo diferencial. De la ecuación (14) sabemos que la ganancia a modo diferencial del circuito es: A dif = out in = g m1 r0 r01 Los valores de transconductancia se pueden conocer a partir de la ecuación (8). 15

17 La siguiente tabla nos será de utilidad: M1 I D 5µA W L 0.48µm 0.4µm K 15.4µA/ gs t I DL = K nw 1/ 0.0 Por tanto, la tranconductancia es: g M 1 I D = GS g M = 50 A/ 1 µ t Las resistencias para el modelo a pequeña señal se obtuvieron a partir de las curvas características de corriente contra voltaje de cada transistor usando su punto de polarización. r = 65KΩ 01 r0 = 850KΩ 05 = 71. KΩ r01 r0 = KΩ r 4 Finalmente, la ganancia en modo diferencial de manera teórica es: A dif = 5. 11dB La ganancia en modo común está dada por la ecuación (15). A com = 0. 86dB Pasemos a otro aspecto importante de los amplificadores, se trata de la respuesta a frecuencias altas. Es necesario calcular el polo en el que corta el amplificador para ello usaremos el modelo para altas frecuencias del MOSFET (ecuaciones (9) y (10)). En este caso, el capacitor que determina el polo es C gs1. 18 C gs 1 = x10 F Y el polo está dado por: 1 Wp = C r r numéricamente: gs W p = 5.89x10 rad / s f p = 97. 4GHz 16

18 Por lo tanto, el producto ancho de banda es: A0W p BW = π BW =.54x10 9 Hz Calcularemos ahora el tiempo de respuesta SR usando la ecuación (17). SR = 4.41x10 / µ s Amplificador MOS con par diferencial cascode con carga activa de espejo de corriente. Este circuito se diseñará para una corriente de 0µA. En este diseño cuidaremos de que los transistores guarden una relación entera entre ellos, es decir, algunos transistores pueden ser dos veces más grandes que otros pero no.5 veces, por ejemplo. Esta cualidad en la magnitud de los transistores facilita mucho el diseño del Layout, que veremos más adelante. Aclarado lo anterior, comenzaremos con el diseño del circuito a partir de una fuente de corriente constante de 0µA. Usaremos los mismos parámetros de diseño que en el caso anterior. Los valores obtenidos son: M1 W=0.48µm M W=0.48µm M5 W=0.48µm M7 W=0.48µm M W=0.48µm M4 W=0.48µm M6 W=0.48µm M8 W=0.96µm Con estos valores, comenzamos el diseño de la fuente de corriente que alimentará al circuito a partir del transistor M6 (figura 1). Usando la ecuación () y despejando gs : 1/ L gs' = ID + t k W Sustituyendo valores tenemos: La caída de voltaje total es: = ' + gs gs gs = 1. 7 DD gs '= Haciendo una malla, obtenemos el valor de la resistencia necesaria para generar una corriente de 0µm: cc gs R = ID R = 11. 5KΩ Lo que indica que podemos utilizar una resistencia externa de KΩ, lo que produciría una corriente de 19µA. (en caso de que no se desee incluir la resistencia en la oblea de silicio). 17

19 Para el circuito de control de corriente, tenemos: I = I = I REF I REF La disipación de potencia puede calcularse a partir de los resultados previos de corriente. P = ) ( I REF + I + I ) cc + ( I REF + I + I P = 0.x10 W ss El voltaje de offset, sustituyendo valores en la ecuación (4), es: o = Ahora calcularemos la ganancia a modo diferencial. De la ecuación () sabemos que la ganancia a modo diferencial del circuito es: A dif = g m8 g m1 r0 r01 r08 r07 Los valores de transconductancia se pueden conocer a partir de la ecuación (8). La siguiente tabla nos será de utilidad: M1 M8 I D 10µA 0µA W 0.48µm 0.96µm L 0.4µm 0.4µm K 15.4µA/ 4.9µA/ gs t I D L = K nw 1/ Por tanto, las tranconductancias son: I D g M 1 = GS t 1 = 71.4µ g M A/ g = I D M 8 GS t 8 = 6.49µ g M A/ Las resistencias están dadas por: r = KΩ 01 r0 = KΩ r07 = 40. 9KΩ r08 = KΩ 01 0 r07 r08 = KΩ r r = KΩ 18

20 Finalmente, la ganancia en modo diferencial de manera teórica es: A dif = 47dB La ganancia en modo común está dada por la ecuación (). A com = 7dB Ahora calcularemos el polo en el que corta el amplificador. El capacitor de acoplamiento produce el polo dominante. 1 C = 10x10 F Por tanto, el polo es: W p 1 = C r r W p = 65.98x10 Hz f = 99.6x10 Hz Producto ancho de banda: BW = 4.68x10 6 Hz El tiempo de respuesta, sustituyendo en la ecuación (17), es: SR = 4 / µ s 19

21 . Simulaciones Amplificador CMOS con par diferencial y carga activa de espejo de corriente. Figura 16. Amplificador CMOS con carga activa de espejo de corriente. a) Offset offset = oltaje de salida o () o m -150m -50m 50m 150m 50m oltaje de entrada in () Figura 17. Offset b) Linealidad o = ( 7.5 in ) c) Máxima excursión de salida in = ( 0 a 90) x10 ) 0

22 d) Slew rate oltaje total de salida = Tiempo de transición = 95. 5ps SR = 11.78x10 / µ s o oltaje de salida o () p 00p 00p 400p 500p 600p Figura 18. Slew rate Tiempo (s) e) Ganancia a modo diferencial A dif = 8. 75dB 0 oltaje de salida o (db) o Frecuencia (Hz) Figura 19. Ganancia a modo diferencial. 1

23 f) Ganancia a modo común 6 A mc = 61x10 db 90u 60u oltaje de salida o (db) 0u -0-0u -60u o -90u Frecuencia (Hz) Figura 0. Ganancia en modo común. g) PSRR o = 0. 9dB oltaje de salida o (db) o Frecuencia (Hz) Figura 1. PSRR h) Ancho de banda BW = 5x10 9 Hz

24 i) Disipación de potencia. Fuente Corriente oltaje dd.8µa -.5 cc -.8µA +.5 Disipación de potencia total = 0.114x10- W j) Análisis de temperatura. oltaje de entrada: in(4)= +10m. in(8)= 0. ariaciones en el voltaje de salida por efecto de temperatura oltaje de salida (m) Grados Celsius Figura. Análisis de temperatura. Cuadro comparativo de resultados Característica Simulación Teoría Disipación de potencia 0.114x10 W 0.1x10 W Ganancia a modo diferencial A dif = 8. 75dB 5.11dB Ganancia a modo común 6 A com = 61x10 db 0.86dB CMRR 8.75dB 4.5dB fc x10 Hz x10 Hz BW 9 5x10 Hz 9.54x10 Hz SR 11.78x 10 / µ s 4.41x 10 / µ s PSRR -0.9 db --- Offset Este diseño tiene como desventaja un voltaje de offset muy alto que implica una curva característica poco simétrica. Este aspecto se corregirá en el siguiente diseño. Entre las ventajas que presenta se encuentran su ancho de banda, la ganancia en modo diferencial, así como el tiempo de respuesta.

25 Amplificador CMOS con salida cascode con carga activa de espejo de corriente. Figura. Amplificador CMOS con salida cascode con carga activa de espejo de corriente. a) Offset o = 57. 5m (9) oltaje de salida o () oltaje de Offset: -57.5m m -10m 0 10m 0m oltaje de entrada in () Figura 4. Offset b) Linealidad o = ( 01 in 0. 58) 4

26 c) Máxima excursión de salida in = ( 7 a 8) x10 d) Slew rate oltaje total de salida = Tiempo de transición = ns SR = / µ s o oltaje de salida () n 400n 600n Figura 5. Slew rate e) Ganancia a modo diferencial A dif = 50dB 60 Tiempo (s) oltaje de salida o (db) o Frecuencia (Hz) Figura 6. Ganancia a modo diferencial 5

27 f) Ganancia a modo común A mc = 1.64x10 db 10m 0 oltaje de salida (db) -10m -0m -0m -40m o -50m Frecuencia (Hz) Figura 7. Ganancia a modo común g) PSRR o = 9. 5dB -0 oltaje de salida o (db) o Frecuencia (Hz) Figura 8. PSRR 6

28 h) Ancho de Banda 6 BW = 1.6x10 Hz i) Disipación de potencia. Fuente Corriente oltaje dd 69µA -.5 cc -69µA +.5 Disipación de potencia total = 0.45x10- W j) Análisis de temperatura oltaje de entrada: in(4)= +m in(8)= -m oltaje de salida (m) ariaciones en el voltaje de salida por efecto de temperatura Figura 0. Análisis de temperatura. Grados Celsius Cuadro comparativo de resultados Característica Simulación Teoría Disipación de potencia 0.45x10 0.x10 Ganancia a modo diferencial 50dB 47dB Ganancia a modo común 1.64x10 db 7dB CMRR 50dB 40dB fc 100x10 Hz 99.6x10 Hz BW 6 1.6x10 Hz x10 Hz SR / µ s 4 / µ s PSRR 9.5dB --- Offset En este diseño se logró un menor voltaje de offset así como una ganancia a modo diferencial de casi el doble del primer amplificador, sin embargo, tendrá un menor ancho de banda. Confrontación de resultados con la base teórica. La diferencia que se presenta en los resultados teóricos y los simulados se debe a que los modelos a pequeña señal y para altas frecuencias que utilizamos en la parte teórica son muy sencillos comparados con la complejidad de los modelos que utiliza TopSpice. Aún así, los resultados son satisfactorios ya que obtuvimos ganancias superiores a las previstas. 7

29 I. Diseño de layout El diseño del layout se realizó para el amplificador con salida cascode. Se limitó al uso exclusivo de un metal y un polisilicio,.utilizando las reglas de diseño que se discutieron anteriormente en la sección III. Las siguientes recomendaciones fueron importantes en el diseño del layout: Usar transistores con la misma orientación y preferentemente que todos estén en una misma célula. Minimizar el tamaño de los contactos ya sea del dren o de la fuente. Lo anterior para evitar capacitancias parásitas. Diseñar simétricamente el circuito. Lo primero que diseñaremos será un esquema del layout. En esta parte seccionaremos los transistores para que todos sean del mismo tamaño (esto mejorará las características eléctricas del diseño). Una vez seccionados, los transistores se agrupan en células dependiendo si son de tipo n o p. En nuestro caso, sólo fue necesario seccionar el transistor 8 (W=0.96µm) en dos transistores de W=0.48µm. También incluimos transistores neutros que nos ayudan a mejorar la simetría del diseño y no afectan el correcto funcionamiento del amplificador. El diseño esquemático que obtuvimos fue el de la figura (1). Los transistores neutros se indican con la letra D. Sólo se usaron dos células, una de tipo p (la superior) y otra de tipo n. Figura 1. Diseño esquemático del Layout Una vez hecho el esquema, comenzamos con el diseño de las capas en L-Edit. En este trabajo sólo llegamos al diseño de las capas ya que debido a que el Demo de L-Edit que utilizamos no permite la extracción de las capas. Sin embargo, presentamos el layout con las capas superpuestas, siguiendo los colores que se especifican en la Sección III de este documento 8

30 Figura. Layout del amplificador. 9

31 II. Conclusiones Los amplificadores diseñados en tecnología CMOS de 0.5µm han obtenido un buen resultado desde el punto de vista de ganancia y ancho de banda. Estos diseños podrían servir como base para el diseño de amplificadores en cascada para obtener ganancias mayores, o bien, incluirlos como parte de circuitos que necesiten una etapa amplificadora. III. IX. Agradecimientos Ing. Laura Ortiz Balbuena por su ayuda como asesor de proyecto terminal. Referencias [1] Circuitos microelectrónicos, Sedra/Smith, cuarta edición Capítulos 5 y 6. [] L Edit Demo Tutorial. Demo ersión X. Software empleado Software para simulación: TopSPICE/Win DEMO ersión 6.90b, PENZAR Development. Software para diseño de layout: L-Edit/Win DEMO ersión 10.11, TANNER Research Inc. 0