DISEÑO Y CONSTRUCCION DE UN AMPLIFICADOR OPERACIONAL CMOS DE DOS ETAPAS:

Transcripción

1 DISEÑO Y CONSTRUCCION DE UN AMPLIFICADOR OPERACIONAL DE DOS ETAPAS: TABLA 5.1. Valores típicos de los parámetros del componente 0,8 μm 0,5 μm 0,25 μm 0,18 μm Parámetro NMOS PMOS NMOS PMOS NMOS PMOS NMOS PMOS t ox (nm) C ox (ff/μm 2 ) 2,3 2,3 3,8 3,8 5,8 5,8 8,6 8,6 μ (cm 2 /V.s) μc ox (μa/v 2 ) V T0 (V) 0,7-0,7 0,7-0,8 0,473-0,62 0,48-0,45 V DD (V) 5 5 3,3 3,3 2,5 2,5 1,8 1,8 /V A / (V/μm) C ov (ff/μm) 0,2 0,2 0,4 0,4 0,3 0,3 0,37 0,33 Se trata del diseño, simulación y construcción de un amplificador diferencial con técnicas de carga activa acoplado directamente a un fuente común con igual tecnología de modo de cumplimentar las siguientes especificaciones: Diseño de un circuito esquemático utilizando transistores de 0,5 micrómetros Alimentación con 5 V Con carga capacitiva de C L = 10 pf Tensión de modo común de entrada normal: V ICM = 2,5 V Rango de variación de la tensión de entrada de modo común (ICMR): V ICMRmin < 1,5 V ; V ICMRmax > 3,5 V Consumo total de potencia < 250 micro watt Offset sistemático referido a la entrada < 100 micro V Offset total referido a la entrada (+/ 3Sigma) < 5 mv (1) Ganancia de tensión de modo diferencial (Avd) > 80 db Slew Rate > 250 <KV/seg. (1)Asumir que el desvío estándar del Offset entre dos dispositivos MOS de igual geometría esta dado por SigmaV T = K /Raiz cuadrada de (W/L) donde K(NMOS) = 10 mv.micrometro y K(PMOS) m= 25 mv.micrometros Ing. Tulic Página 1 de 7

2 La propuesta es utilizar un amplificador compuesto de dos etapas conectadas en cascada, con acoplamiento directo, la de entrada de tipo diferencial con carga activa y en segundo termino un simple fuente común, utilizando transistores de canal corto de 0,5 μm de longitud L cuyos principales parámetros correspondientes al proceso de 0,5 μm son: t ox = 9 nm C ox = 3,8 ff/μm 2 μ n = 500 cm 2 /V.s μ p = 180 cm 2 /V.s μ n C ox = 190 μa/v 2 μ p C ox = 68 μa/v 2 Tensiones de umbral: V Tn = 0,7 V+/- 0,15V V Tp = - 0,7 V+/-0,15V Tensiones de Early: V An = 10 V V Ap = - 5 V El diagrama del circuito a utilizar es el típico correspondiente al amplificador operacional de dos etapas sin Buffer o etapa de salida de gran señal (salida de alta impedancia) es decir: Como se sabe, así como cualquier amplificador operacional, este dispositivo siempre se desempeñara como amplificador básico de un sistema amplificador realimentado por lo que al igual que en el caso del Op. Amp. μa741 ya estudiado deben evitarse las oscilaciones cuando se incorpore la máxima cantidad de realimentación posible (β = 1). Puede observarse en el precedente circuito que también en este caso se ha adoptado el método de compensación basado en el teorema de Miller (C M = A V2. Cc) de modo que un circuito equivalente dinámico valido para el rango de altas frecuencias será: Ing. Tulic Página 2 de 7

3 Cc G m1.v i G m2.v π En la salida de la primera etapa el capacitor de Miller es mucho mas grande que C1 y en la salida C2 es prácticamente = C L. Tal como se verá en Electrónica Aplicada 2, la Transferencia de Tensiones de este circuito dispondrá de un polo dominante ubicado en la frecuencia compleja: p 1 = - [1/(R 1 A VCS2 C c )] un cero real y positivo en: z o = G m2 /C c y otro polo no dominante en la frecuencia compleja: p 2 = - [G m2 /C L ] Entonces para lograr la estabilidad pedida, si el cero real y positivo z o se ubica por lo menos a una frecuencia diez veces superior que el PGB, entonces para imponer un margen de fase de 60 grados, el segundo polo (el no dominante o p 2 ) debe ubicarse de modo que: arctag [ω/ω 2 ] + arctag [ω/ω 1 ] + arctag [ω/z o ] = 120 o si tenemos en cuenta que p 1 fija la quebradura y a partir de allí la ganancia cae a razón de 20 db/dec hasta hacerse igual a 1 a la frecuencia PGB (en donde dicho polo ya introdujo una componente de fase de 90 o) y que la condición de fase debe cumplirse para PGB, a esta frecuencia: lo cual determina que [ω 2 ] > 2,2 PGB. 120 o (90 o + 5,7 o ) = arctag [PGB/ω 2 ] = 24,3 o En el circuito analizado la interpretación de los componentes del circuito equivalente de altas frecuencias, son: G m2 = g fs6 G m1 = g fs1 R 1 = (r os2 //r os4 ) R 2 = (r os6 //r os7 ) en consecuencia: SR = I D5 /C c ; A Vd1 = g fs1. R 1 = g fs1 (r os2 //r os4 ), A VCS2 = - g fs6. R 2 = - g fs6 (r os6 //r os7 ), A = A Vd1. A VCS2 (1) (2) (3) (4) El producto ganancia por ancho de banda PGB = A. ω 1 = A Vd1. A VCS2. [1/(R 1 A VCS2 C c )] y simplificando: PGB = (g fs1 / C c ) (5) Entonces para posicionar el cero real y positivo una década arriba del PGB: (g fs6 / C c ) > 10. (g fs1 / C c ) por lo que g fs6 > 10. g fs1 (6) Ing. Tulic Página 3 de 7

4 y para conseguir el mencionado margen de fase de 60 o haciendo ω 2 > 2,2 PGB: (g fs6 / C L ) > 2,2. PGB con C L = 10 pf por ello PGB = g fs6 /(2, ) y también : (g fs6 / C L ) > 2,2. (g fs1 / C c ) por ello C c = 0,22 C L (7) Hasta aquí en el análisis de la transferencia hemos despreciado la influencia del capacitor, C3, asociado con la fuente espejo de carga activa de la primera etapa, mas precisamente con la capacidad compuerta fuente de dicho transistor, que actuando en el circuito equivalente de salida de una de las ramas del diferencial produce: Que produce un polo y un cero ubicados en p 3 = -(g fs3 /C 3 ) z 3 = -(2g fs3 /C 3 ) y deberá verificarse si el polo y el cero antes descriptos y debidos tanto a C gs3 como a C gs4 introducen una nueva componente de fase que reduzca el margen de fase previamente adoptado. Para ello aten-diendo la presencia de los ceros en el doble de frecuencia de los polos que disminuyen la influencia de los mismos, el efecto seria el equivalente a un único polo ubicado a la mitad de la frecuencia de p 3. Por ello comprobamos si (p 3 /2) > 10 PGB o si por el contrario se ubica a una frecuencia inferior... Por otra parte el límite superior o valor máximo de la tensión de modo común de pico positivo es aquella tensión de dicha polaridad que se aplica a la entrada, a la cual ni el transistor Q 3 ni el Q1 dejen de operar en la región de saturación. Para que Q 3 opere en saturación, la tensión a través de el entre fuente y drenaje (V SD3 ) debe ser igual, por lo menos, a la tensión de trabajo V OV = V SG3 V T3 a la cual opera. v ICM max + V DG1 + V SD3 V DD = 0 Ing. Tulic Página 4 de 7

5 v ICM max + V DS1 - V GS1 + V SG3 V DD = 0 entonces en el limite: v ICM max = V DD - V GS3 + V T1 o sea v ICM max = V DD - (I D3 /B 3 ) V T3(max) + V T1(min) (8) en donde se han incorporado las dispersiones en las tensiones de umbral tanto de T3 como de T1 suponiendo que se combinen en la situación mas desfavorable. En cuanto al límite inferior del rango de tensión de entrada de modo común, es decir su pico negativo, es el valor de la tensión de entrada a la cual Q1 o Q5 dejan de operar en la zona de saturación. Esto ocurre cuando la tensión de modo común aplicada a la entrada excede el limite de: v ICM min = (I D3 /B 1 ) + V T1 + V DS(sat)5 con V DS(sat)5 = (2.I D3 /B 5 ) (9) Resumiendo todas estas características, las recomendaciones para encarar el problema de diseño que nos han planteado, se pueden resumir como sigue: 1) para conservar un margen de fase de 60 grados como mínimo entonces: Cc > 0,22 C L en nuestro caso Cc > 0, pf = 2,2 Pf debiéndose adoptar un valor superior a dicho mínimo valor. Por ejemplo Cc = 3 pf 2) de acuerdo con SR solicitado I D5 = SR. Cc = (V/seg) (F) = A El resultado obtenido corresponde al mínimo valor de corriente de la fuente de polarización espejo constituida entre otros por el transistor rotulado como T 5, que asegura cumplir con el mínimo requerido de velocidad de excursión o SR con el condensador de compensación precedentemente adoptado. Si para el diseño nosotros deseamos asegurarnos el cumplimiento de dicha especificación debe asignarse un valor de I D5 superior a dicho mínimo. Adoptamos por ejemplo 5 μa, es decir: I D5 = 5 μa (SR = 1,7 V/μseg mejor que 0,25 V//μseg pedido) 3)Determinaremos ahora la relación de aspecto (W/L) del transistor T3 que conforma la fuente de corriente espejo que opera como carga activa del diferencial. Teniendo en cuenta que la constante física B es: B 3 = 0,5. μ p. C ox. (W/L) 3 y además I D3 = 0,5. I D5 para cumplimentar con la máxima tensión de excitación de modo común requerida, es decir V icmr(max) de 2,5 + 1 = 3,5 V y de acuerdo a lo antes señalado: I D (W/L) 3 = = = 7,35 μp.c ox [V DD V icmr(max) V T3(max) + V T1(min) ] (5-3,5 0,85 + 0,55) 2 entonces por tratarse de una fuente espejo y ambos transistores T 3 y T 4 deben ser idénticos por lo que (W/L) 3 = (W/L) 4 = 7,35 Ing. Tulic Página 5 de 7

6 4)Comprobamos ahora la frecuencia de ubicación de los polos de la fuente de corriente espejo que opera como carga activa: B 3.I D3 0, ,35 2, , , (g fs3 /2C gs3 ) = = = = =5,4GR (0,667)W 3 L 3 C ox , , , , ,69 equivalentes a una frecuencia de 861 MHz. En nuestro caso no se da como dato el necesario PGB por lo que del calculo precedente podemos afirmar que el mismo no puede ser mayor 80 a 90 MHz, es decir una década por debajo de los polos de dicha fuente de corriente carga activa (PGB< 80 MHz). 5) A los fines de la determinación de la transconductancia necesaria en la primera etapa tomaremos un PGB un tanto mas conservador pero relativamente bueno si nos atenemos al MHz que presentan un gran número de amplificadores operacionales de propósitos múltiples. Tomaremos 10 MHz, así: g fs1 = , = 188 μs en consecuencia la relación de aspecto de los transistores T 1 y T 2 (el par diferencial) teniendo en 2 uenta que g fs1 = 2 B I D1 : g fs1 (188) 2 (W/L) 1 = (W/L) 2 = = = 40 2 μ n C ox I D ,5 (W/L) 1 = (W/L) 2 = 40 6) Para permitir la aplicación del pico negativo de tensión de modo común de entrada calcularemos la tensión de saturación de T 5 y luego su relación de aspecto V DS(sat)5 = v ICM min - (I D1 /B 1 ) - V T1(max) = 1,5 V - (2, /0, ) 0,85 V = 0,62 V Luego : I D (W/L) 5 = = = 0,14 0,5 μ n C ox [V DS5(sat) ] 2 0, (0,62) 2 Este resultado no resulta satisfactorio. Veremos como solucionarlo. 7) De acuerdo a lo ya adelantado g fs6 > 10. g fs1 = 1,9 ms y en el punto 4 hemos evaluado g fs3 = 2 B 3 I D3 = 51 μs al igual que g fs4. y entonces para lograr la mayor simetría posible en las dos ramas de la fuente espejo de la primera etapa se requiere que V SG4 = V SG6 ya que esta ultima coincide con V SD4 y entonces (B 6 /B 4 ) = (g fs6 /g fs4 ) con lo cual: Ing. Tulic Página 6 de 7

7 g fs (W/L) 6 = (W/L) 4 = 7,35 = 260 g fs4 51 8) En consecuencia la corriente en los transistores T 6 y T g fs6 g fs6 1,9. 1, ,61 I D6 = = = = = 102 μa 4 B 6 4 0,5 μp.c ox.(w/l) ) Dado que los transistores T 7 y T 6 poseen la misma corriente y conocimos la relación de aspecto del T 6, entonces la correspondiente al T 4 es: I (W/L) 7 = (W/L) 5 = 0,14 = 2,9 I ) La ganancia total resultara: V A r os = por lo tanto r os2 = 20V/5 μa = 4 MΩ ; r os4 = 10V/5μA = 2 MΩ y R 1 = 1,33MΩ I D r os6 = 10V/102 μa = 100 KΩ ; r os7 = 20V/102μA = 200 KΩ y R 2 = 66 KΩ A Vd1 = 188.1,33 = 250 ; A VCS2 = 1,9. 66 = 125 y por lo tanto A = = Equivalentes a 90 db. 11) la disipación de potencia también resulta superior al tope asignado ya que P DIS = V DD. (I D5 + I D7 ) = 5 V ( ) μa = 535 μw en lugar de 250 μw como se solicita. Ing. Tulic Página 7 de 7