El circuito NE565 un PLL de propósito general. Su diagrama de bloques y patillado se muestra en la siguiente figura.

Transcripción

1 Práctica : PLL.1 Introducción En esta práctica se utilizará el circuitos NE565. Es un bucle de enganche en fase monolíticos con márgenes de funcionamiento que llegan hasta los 500 KHz para el NE565. El PLL responde a un diagrama de bloques simplificado como el de la Figura 1.. Circuito NE 565 El circuito NE565 un PLL de propósito general. Su diagrama de bloques y patillado se muestra en la siguiente figura. Figura. iagrama de bloques del PLL NE565 - Entrada El circuito de entrada tiene un limitador conectado al pin 6. - VCO. 0.3 La frecuencia libre del VCO es f0, donde R 0 es una resistencia R0C0 externa entre los terminales 8 y +Vcc (pin 10) y C 0 es un condensador externo situado entre la patilla 9 y tierra. Comparador de fase El parámetro que caracteriza el comportamiento del detector de fase es su sensibilidad K (Volt./rad). Es un parámetro interno, por lo que no se puede modificar. En las hojas de características del NE565 aparece como valor típico K = 0.68 (Volt./rad). - Filtro del lazo La ganancia en lazo cerrado viene determinada por la expresión K 0 K (sec -1 ), donde K 0 ((rad/sec)/volt) es la sensibilidad del VCO. Para el circuito NE565 se 5

2 33.6 f0-1 puede hacer la aproximación: K0K (sec ), siendo V C es la tensión de VC alimentación total que se suministra al circuito. La salida del detector de fase se obtiene en la patilla 7. Entre la patilla 7 y la 10, el NE565 tiene una resistencia interna R 1 = 3.6 kω que puede utilizarse para construir el filtro del lazo. En la mayoría de las aplicaciones basta con aplicar un único condensador a la patilla 7; de esta forma, el paralelo con la resistencia R 1 produce un filtro de orden 1, tal y como se muestra en la Figura 3. Figura 3. Filtro del lazo En este caso, la función de transferencia del filtro de lazo es 1 1 L ( = = 1 + sr1c sτ1 La función de transferencia del lazo, en el caso de tener un comportamiento ideal en el detector de fase, vendría especificada por la expresión Φ( L( =. Θ( L( + s Obsérvese que cuando L( es una función de primer orden, la respuesta global del lazo es de segundo orden: Φ( K = Θ( s + ζωns + ωn donde ζ es el factor de amortiguamiento y ω n es la frecuencia natural del sistema. Por ello, la función de trasferencia del filtro cerrado es Φ( ωn K0K / τ1 = =, Θ( s + ζωns + ωn s + s / τ1 + K0K / τ1 siendo su respuesta en frecuencia la mostrada en la Figura 4. Figura 4. Función de transferencia en lazo cerrado 6

3 - Margen de enganche. El margen de enganche es el margen de frecuencias de entrada f i a las que el PLL puede engancharse. Este límite, suponiendo que el VCO no se satura, está determinado por la característica del detector de fase. Supongamos que la diferencia entre la frecuencia de salida del VCO f o y la de entrada f i es f. Para que el PLL se enganche a la frecuencia de entrada, hay que modificar el voltaje de control del VCO en V = f voltios. Si el amplificador del lazo 0 K0 no tiene ganancia, el voltaje de control del VCO es directamente el voltaje de salida del detector de fase (V 0 =V ). Como el detector de fase entrega un voltaje V = θ, y como la desviación máxima de fase que puede seguir el K e PLL es θ e π /, resulta que el margen de enganche es 16 f0 f H = πk0k. VC.3 esarrollo de la práctica Los PLL se pueden utilizar para realizar demodulación coherente de señales moduladas en amplitud. El esquema de demodulación coherente se muestra en la Figura 5. Limitador etector de fase A LM565 f RF f FI VCO LM1496 Figura 5. emodulador coherente Como se observa, se puede utilizar el demodulador balanceado MC1496 junto con el integrado NE565 para llevar a cabo dicha operación. Module una portadora de 10 khz con un tono de 1 khz. iseñe y analice el demodulador coherente de AM, siguiendo el esquema mostrado en la Figura 6. Elija adecuadamente los componentes R 0 y C 0 para que la frecuencia de oscilación libre sea 10kHz con la fuente de alimentación de 15V. Puede sustituir el transistor N3565 por el N. Los valores de los condensadores aparecen en µf. Correspondencia entre el patillaje del integrado LM1596 y el del LM1496 LM1596 LM

4 R C Caracterización del PLL Figura 6. emodulador coherente Nota: Para evitar la carga del mezclador con el PLL desconecte el Condensador de 0.1uF que une el emisor del transistor Q1 con el pin 7 del mezclador LM1496/LM Medición de la frecuencia de oscilación libre del PLL. Con la entrada conectada a tierra mida la frecuencia de oscilación libre del PLL en el emisor del transistor Q Medición del margen de enganche y seguimiento a con distintos voltajes de fuente. 8

5 Mida los márgenes de enganche y seguimiento del PLL introduciendo una señal senosoidal en la entrada del circuito y observando la salida en el emisor del transistor Q1 variando la fuente de alimentación entre 10 voltios y 4 voltios de voltios en voltios. Realice una gráfica en el informe con esta tabla de valores..3. Caracterización del Mezclador.3..1 Rechazo de OL en FI. Con la entrada general del circuito conectada a 0 voltios, introduzca 1 señal de 1 Vrms y 10 Khz al mezclador a través del condensador de 0.1uF desconectado en la etapa anterior. Observe la salida para verificar el nivel de potencia de la señal a 10 Khz en el pin 1 del LM1496. Calcule el nivel de rechazo en FI del OL..3.. Rechazo de OL en RF Utilizando el mismo montaje del apartado anterior, mida el nivel de señal de 10Khz en el pin 4 del LM1496. Calcule el nivel de rechazo en RF de OL Rechazo de RF en OL Conectando el condensador de 0.1uF de nuevo a tierra, introduzca una señal de 10 Khz por la entrada general del circuito y verifique el nivel de señal de 10 Khz existente en el pin 1 del LM1496. Calcule el nivel de rechazo de RF en FI. Como se podrían mejorar los niveles de rechazo de las distintas señales a la salida? Verifique la topología del montaje y los posibles puntos por los cuales se intercomunican las entradas entre si y la salida. Sugiera posibles soluciones de montaje y/o calidad de componentes..3.3 Medidas a Realizar con el emodulador Nota: Conecte el condensador entre el emisor del transistor Q1 y el pin 7 del mezclador LM1496. El valor de la fuente de alimentación será de 15V Verificación de la demodulación y distorsión de la señal obtenida. Una vez conectado completamente el circuito genere una señal modulada en AM con frecuencia portadora 10Khz y moduladora de 1.3 Khz. Verifique que a la salida del PLL hay una señal triangular de 10Khz, y a la salida del circuito total se obtiene la señal remodulada. Tome como señal de referencia la moduladora de 1 Khz para todas las siguientes medidas. (mida con el osciloscopio la FFT de esta señal antes de introducirla al segundo generador para realizar la modulación y anote su valor en db) Sobre la señal remodulada: Mida su nivel de potencia en comparación a la señal de referencia. 9

6 Mida el nivel de potencia de los armónicos 3 de la señal remodulada ( y 3 Khz) y los armónicos de la señal a 0 y 30 Khz. Es posible mejorar la señal final reduciendo la distorsión de estos armónicos? Analice la señal con la que se está realizando la demodulación coherente. Como la podría mejorar? 10