2N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF 2N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF. Primera posición de la RAM $004000

Tamaño: px
Comenzar la demostración a partir de la página:

Download "2N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF 2N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF. Primera posición de la RAM $004000"

Transcripción

1 Problema 1.- Supuesto un sistema basado en el MC68000, con una memoria ROM de 8Kwords y una memoria RAM para datos de 4Kwords contigua a la memoria ROM. Señala como quedarían afectadas las posiciones de memoria y el registro A1, después de ejecutarse las siguientes instrucciones: MOVE.L #$FFA012,D0 MOVE.W D0,1(A1) Primera posición de la RAM 2N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF Suponer un valor de A1, antes de la ejecución de la instrucción, que sirva de puntero dentro de la zona de memoria de datos indicada en la figura, y que no de lugar a que se produzca error en el proceso de ejecución. Antes de la ejecución Después de la ejecución En las posiciones más bajas del espacio de direccionamineto se sitúa 8K palabras de ROM o, equivalentemente, 16Kbytes de ROM. Para direccionar 16Kbytes, se requieren 14 bits de direcciones, A13-A0, por consiguiente, el rango de direcciones para ROM en MC68000 va desde $ a $003FFF. La primera dirección de la RAM, situada a continuación de la ROM en el espacio de direccinamiento, tiene la dirección $ Para la RAM existen 4K words = 8K bytes, para los que se requieren 13 bits. Por tanto el rango de la RAM es: $ $005FFF. Si se escoge el contenido del registro A1 = $004001, el modo de direccionamiento 1(A1) selecciona la dirección de memoria $004002, o dirección par, para la escritura del dato de tamaño palabra. $ N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A E4 02 F0 FF 20 FA A0 12 0F 1A E4 02 F0 FF Antes de la ejecución Después de la ejecución Microprocesadores 27/10/05 1

2 Problema 2.- Señala como quedarían afectadas las posiciones de memoria, después de ejecutarse las siguientes instrucciones, suponiendo que la primera dirección de memoria es $FF N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A F MOVE.L #$FF,D2 MOVE.L #4,D0 MOVEA.L #$8000,A1 DIVU 4(A1,D0.W),D2 MOVE.L D2,(A1)+ Antes de la ejecución Después de la ejecución a) MOVE.L #$FF,D2 b) MOVE.L #4,D0 c) MOVEA.L #$8000,A1 d) DIVU 4(A1,D0.W),D2 e) MOVE.L D2,(A1)+ La instrucción (a) almacena un dato tamaño palabra larga en el registro D2 = $ FF. La instrucción (b) carga D0=$ ; la instrucción (c), carga en A1 = $ ; la (d) calcula el resultado de la división sin signo de $ FF entre el dato tamaño palabra situado en la dirección 4 (A1,D0.W) = 4 + $FF = $FF8008, o sea, $007F El resultado de la división genera D2 = $ La última instrucción, (e) modifica la memoria según se muestra a continuación y el registro A1= FFFF N 2N+1 2N 2N+1 20 E4 32 3A 0F 1A F F 1A F Antes de la ejecución Después de la ejecución Microprocesadores 27/10/05 2

3 Problema 3.- Señala sobre la figura, el contenido de la memoria de programa y cómo quedarían afectadas las posiciones de memoria de datos, después de ejecutarse las siguientes instrucciones de un programa, donde se muestra parte del fichero.lst: 3: : 7009 : (1) MOVEQ #9,D0 4: : 207C : (2) MOVEA #$10000,A0 5: : 42A : (3) CLR.L 0(A0) 6: C: 42A : (4) CLR.L 8(A0) 7: : 42A8 000C : (5) CLR.L 12(A0) 8: : : (6)LAZO:ADDI.B #1,(A0)+ 9: : 51C8 FFFA : (7) DBF D0,LAZO A: C: 2088 : (8) MOVE.L A0,(A0) $1000 MEM. PROG. 2N 2N+1 MEM. DATOS 2N 2N $ C $ $ a+1 b $ c+1 d+1 42 A8 $ $01000A A8 $01000C C 42 A8 00 0C... (1) D0 = $ (2) A0 = $ (3) Borra el dato tamaño palabra de la dirección A0 (4)Boora el dato tamaño palabra de la dirección $ (5) Hace lo propio con el situado en la dirección $01000C; (6) Incrementa el dato de tamaño byte almacenado en la dirección $ y A0=$ (7) Decrementa el registro D0, si no es -1, salta a lazo. Al final del bucle A0=$01000A. (8) Se escribe en la dirección apuntada por A0 el contenido del propio registro. Nota: a, b, c y d son los contenidos de la memoria de datos antes de la ejecución del programa. Microprocesadores 27/10/05 3

4 Problema 4.- Se disponen de chips RAM y ROM de 8 bits para implementar un mapa de memoria entorno al MC68000 teniendo en cuenta, que, para acceder a ROM, se han reservado las direcciones ($ $00FFFF) y, para RAM, ($ $023FFF). Diseñe el sistema de decodificación. Los chips de ROM disponen de entrada de #CS y se requieren, al menos, dos. Los chips de RAM disponen de entradas de #CS y se requieren, también, dos. Desde la dirección $ a la $00 FFFF, se cubren 64Kbytes, o 32K words, para lo que se necesitan dos ROMs de 32K bytes cada una, con bus de direcciones de 15 líneas, AB14-0. CS_ROM_par = A23 +A22+A21+A20 + A19 + A18 + A17 + A16+ #AS + #UDS + FC2 FC1 FC0 +R/#W' AB_ROM_par = A15-A1 DB_ROM_par= D15-D8 CS_ROM_impar = A23 +A22+A21+A20 + A19 + A18 + A17 + A16+ #AS + #LDS + FC2 FC1 FC0 +R/#W' AB_ROM_impar = A15-A1 DB_ROM_impar= D7-D0 Desde la dirección $ hasta la $023FFF, se cubren 16Kbytes u 8 Kwords, para lo que se necesitan dos RAMS de 8K bytes cada una, con bus de direcciones de 13 líneas, AB12-0. CS_RAM_par = A23 + A22 + A21 + A20 + A19 + A18 + /A17 + A16 + A15 + A14 + #UDS + #AS + FC2 FC1 FC0 AB_RAM_par = A13-A1 DB_RAM_par = D15-D8 R/#W_RAM_par = R/#W CS_RAM_impar = A23 + A22 + A21 + A20 + A19 + A18 + /A17 + A16 + A15 + A14 + #LDS + #AS + FC2 FC1 FC0 AB_RAM_impar = A13-A1 DB_RAM_impar = D7-D1 R/#W_RAM_impar = R/#W Las líneas A15, A14 pueden ser eliminadas de la decodificación. Microprocesadores 27/10/05 4

5 Microprocesadores 27/10/05 5

6 Problema 5.- Escribe una rutina de excepción software para que, llamada a través de la instrucción trap #2, retorne, en D0, el valor de la máscara de interrupción en el momento de ser llamada. El vector asociado a la excepción trap#0 es el 32D. La rutina ha de comenzar en la dirección $ ORG 136 DC.L RUTINA ;Instalación de la rutina en el vector que ocupa la dirección de memoria(32 + 2)*4=136 ORG $ RUTINA: MOVE SR,D0 ;Copia el registro SR, que contiene la máscara de interrupciones, en el registro D0 AND.W #$700,D0 ; Se enmascaran todos los bits salvo los tres que ocupan las posiciones menos signiticativas del System byte LSR.W #8,D0 ;Coloca el número en el byte menos significativo. RTE Problema 6.- Escribe una rutina de excepción que sea llamada a través de una excepción software (trap #2) para poner la máscara de interrupción de la CPU al nivel deseado. Este nivel se pasará a través de la PILA como parámetro en tamaño word, antes de ejecutar la instrucción trap. Supóngase que la CPU está en modo Supervisor. Asimismo inicializa el vector, suponiendo que la rutina se situará en la dirección de memoria $ y que, el número de vector asignado a la excepción trap #0, es el 32d. Indíquese que cambios habría que realizar si la rutina, en el momento de ejecutarse, desconoce si el sistema estaba en modo supervisor o usuario. En todas las excepciones el microprocesador pasa a modo supervisor antes de guardar la información del contador de programa y del registro de estado. El puntero de pila siempre está apuntando a la última palabra almacenada, se decrementa cuando se introducen datos en ella y se incrementa cuando se sacan. Si MC68000 está en modo usuario, el nivel que se desea que tenga la máscara de interrupciones se encuentra apuntado por el USP. Si se está en modo Supervisor, esta información se encuentra en la PILA de Supervisor en la posición SSP+6. A su vez, el registro de estado anterior a la excepción, que informa sobre si el MC68000 estaba en modo supervisor, se encuentra apuntado por el SSP, en concreto, el bit 13 de dicha posición de memoria. Microprocesadores 27/10/05 6

7 ORG 136 DC.L RUTINA ;Instalación de la rutina en el vector que ocupa la dirección de memoria(32 + 2)*4=136 ORG $ RUTINA: MOVE (A7),D0 ;(SSP)->D0 AND.W #$2000,D0 ;Enmascara todos los bits salvo el S BEQ usuario ;Si S=0 se cumple el salto Supervisor: MOVE.W 6(A7),D1 BRA fin Usuario: MOVE USP,A6 ;Copia el puntero de usuario al registro A6 MOVE.W (A6),D1 Fin: LSL.W #8,D1 ;Desplaza 8 posiciones a la izquierda el contenido de D1. Esto sitúa los bits deseados de máscara en la posición del system byte. MOVE.W (A7),D0 ;(SSP)->D0 AND.W #$F8FF,D0 ;Borra los bits de máscara de interrupción OR.W D1,D0 MOVE.W D0,(A7) ;Coloca el SR modificado en su posición en la SP RTE Problema 7.- El circuito de la figura representa parte de la lógica de selección de memoria de un sistema basado en el Completa la conexión de los buses de datos y direcciones de los chips de memoria con la CPU. 2. Indica el rango o margen de direcciones de la memoria ROM y RAM así como su capacidad. 3. Indica sobre cada chip de memoria, el margen de direcciones que ocupa y el banco al que pertenece (PAR o IMPAR). 4. Indica qué modificación introducirías para evitar conflicto en los buses, si se efectúan accesos indeseados en operaciones de escritura sobre la memoria ROM. Microprocesadores 27/10/05 7

8 De izquierda a derecha y de arriba a abajo, se numeran los chips desde 1 hasta Los bits A0-A14 de las memorias se conectan a las líneas A1-A15 del bus del microprocesador. Para los chips de RAM, 3 y 6, que tienen el terminal R/#W, este se conecta al del mismo nombre del microprocesador. La entrada #OE de los chips 1 y 4 habilita el bus de datos de los mismos cuando #UDS lo indica por lo que se deben conectar a las líneas D15-D8 del bus de datos, para los chips 2 y 5, controlados por #LDS, sus buses de datos deben conectarse al D7-D0 y para las RAM, el chip 3 se conecta al D7-D0 y el 6 al D15-D8. 2. Por lo que se aprecia en la figura, existen cuatro chips de memoria ROM y dos de memoria RAM (los de la derecha). Todos los chips de memoria son de 32Kbytes, puesto que disponen de 15 líneas en sus buses de direcciones. Esto hace que, el sistema de la figura, disponga de 64K words de ROM y 32K words de RAM. Los rangos que ocupan estos en el espacio de direccionamiento depende de la decodificación y/o activación de los chips. Los chips 4 y 5 se seleccionan si S0, los chips 1 y 2 si S1 y los de RAM, si S2. S0 = A17 + A16 + #AS => chips 4 y 5 => rango dir. $x $x0 FFFF S1 = A17 + /A16 + #AS => chips 1 y 2 => rango dir. $x $x1 FFFF S2 = /A17 + A16 + #AS => chips 3 y 6 => rango dir. $x $x2 FFFF 3. Se deduce de los apartados anteriores 4. Introduciendo una puerta OR con S0 + /R/#W. En accesos a escritura, no se activaría el CS. Problema 8.- Escribe una rutina que permita generar una tabla de datos con los elementos de la serie de Fibonacci. Los parámetros de entrada, antes de llamar a la rutina, se pasarán a través de la PILA, siendo estos: primero la dirección de comienzo de la tabla y segundo, el número de elementos, N>1. Considerar que el elemento más grande de la serie se puede almacenar en 16 bits. 1,1,2,3,5,8,13,21,34,... Se debe tener en cuenta que la rutina debe recibir sus argumentos (tamaño y dirección inicial) de la pila. Por consiguiente, ésta, una vez que el programa principal haya, por el orden adecuado, introducido la dirección de inicio, el número de elementos y haya invocado a la subrutina, quedaría como muestra la siguiente ilustración. A7-> <----- Tamaño W ----> PCH PCL N Dirección de inicio H Dirección de inicio L Microprocesadores 27/10/05 8

9 rutina_fibonnacci: MOVE.W 4(A7),D0 ;Almacenamos en D0 el número de elementos de la tabla MOVEA.L 6(A7),A0 ;Extraemos la dirección de comienzo que se copia en A0 MOVE.W #2,D1 ;D1=2 D1 es el índice i MOVE.W #1, (A0) ;tabla[0]=1 MOVE.W #1, 2(A0) ;tabla[1]=1 Bucle: CMP.W D0,D1 BEQ final MOVE.W D1,D2 ;D2=i SUB.W #1,D2 ;D2=i-1 LSL.W #1,D2 ;D2=2*(i-1) MOVE.W 0(A0,D2.W),D3 ;D3 = tabla[i-1] MOVE.W D1,D2 ;D2=i SUB.W #2,D2 ;D2=i-2 LSL.W #1,D2 ;D2=2*(i-2) ADD.W 0(A0,D2.W),D3 ;D3 = tabla[i-1]+tabla[i-2] MOVE.W D1,D2 ;D2=i LSL.W #1,D2 ;D2=2*i MOVE.W D3,0(A0,D2.W) ; tabla[i]=d3 ADD.W #1,D1 ;I++ BRA bucle Fin: Problema 9.- Se desea programar una rutina que convierta un número de 32 bits, almacenado en la dirección NUMERO, en su cadena de caracteres ASCII equivalente, y lo almacene a partir de la dirección CADENA_RESULTANTE. Ejemplo: NUMERO: DC.L $010B0A09 CADENA_RESULTANTE: DS.B 8 >> $ RUTINA: MOVE.W #0,D2 ;I=0 MOVEA.L #CADENA+8,A0 MOVE.L NUMERO,D0 ; BUCLE: MOVE.L D0,D1 ANDI.L #$F,D1 LSR.L #4,D0 CMPI.L #9,D1 BHI NOESMAYOR SIESMAYOR: ADD.L #'A',D1 BRA SIGUE NOESMAYOR: ADD.L #'0',D1 SIGUE: ADD.W #1,D2 MOVE.W D1,-(A0) CMP.W #8,D2 BNE BUCLE Microprocesadores 27/10/05 9

10 Problema 10.- Supóngase que se desea transmitir un mensaje vía serie, el cual se encuentra almacenado en la dirección MENSAJE. Para su correcta transmisión, es necesario añadirle un byte que contiene la paridad impar del resto de los caracteres que se van a transmitir. Se pide realizar el programa que genera dicho byte. Suponemos que la longitud del mensaje es fija e igual a N RUTINA: MOVE.W #0,D0 ;I=0 MOVEA.L #MENSAJE,A0 MOVE.B #0,D1 ;RES=D1=0 BUCLE: MOVE.B (A0)+,D2 EOR.B D2,D1 ADD.W #1,D0 ;I++ CMPI.W #N,D0 BNE BUCLE NOT.B D1 MOVE.B D1,(A0) Problema 11.- En la dirección de memoria $26008 se encuentra almacenada una lista de números codificados en binario con signo, mediante 16 bits. La longitud de la lista se encuentra almacenada en la dirección $26000, siendo ésta como máximo igual a Se desea saber cuántos elementos de esa lista son positivos, negativos o cero, para ello se debe programar una rutina que realice esta función, la cual almacenará el número de elementos de cada tipo en las direcciones $26002, $26004 y $26006 respectivamente. TABLA: EQU $26008 ORG $26002 POSITIVOS: DC.W 0 NEGATIVOS: DC.W 0 CEROS: DC.W 0 RUTINA: MOVE.W #0,D0 ;I=0 MOVEA.L #TABLA,A0 LAZO: CMPI.W #0,(A0) BGT INCPOS BEQ INCCEROS INCNEG: ADDI.W #1,NEGATIVOS BRA SIGUE INCCEROS: ADDI.W #1,CEROS BRA SIGUE INCPOS: ADDI.W #1,POSITIVOS SIGUE: ADD.W #1,D0 CMP.W $26000,D0 BNE LAZO Microprocesadores 27/10/05 10

11 Problema 12.- Se encuentra almacenada en memoria una cadena de caracteres, a partir de la dirección CADENA. La longitud de esta es indeterminada, pero se sabe que el carácter ascii con código 13 es indicativo de fin de cadena. De dicha cadena se desean eliminar todos aquellos caracteres que no pertenezcan al alfabeto (los que no estén comprendidos entre a..z y A..Z), siendo sustituidos por el ascii 32 (espacio). Las letras 'a'.. 'z' tienen códigos comprendidos entre $61 y $7A, mientras que las letras 'A'.. 'Z' tienen códigos entre $41 y $5A. RUTINA: MOVEA.L #CADENA,A0 MOVE.B (A0),D0 BUCLE: CMP.B #13,D0 BEQ FIN ORI.B #$20,D0 ;Pasa a minúsculas CMP.B #$61,D0 BCS SI CMP.B #$7A,D0 BHI SI SIGUE: ADDA.L #1,A0 BRA BUCLE SI: MOVE.B #32,(A0) BRA SIGUE FIN: Problema 13.- Programe una rutina para convertir un número BCD de cuatro dígitos a binario, el cual está almacenado a partir de la dirección NUM_BCD. El número convertido en binario se almacenará en la dirección NUM_BIN. RUTINA: MOVE.B #0,D0 ;I=0 MOVE.L #0,D1 ;RES=0 MOVE.L NUM_BCD,D2 ;N=NUM MOVE.L #1,D4 ;N2=1 BUCLE: MOVE.L D2,D3 N1=N ANDI.L #$F,D3 ;N1&=0XF MULU D4,D3 ;D3=N2XN1 ADD.L D3,D1 RES=RES+N2XN1 LSR.L #4,D2 ADD.B #1,D0 ;I++ CMP.B #4,D0 BNE BUCLE MOVE.L D1,NUM_BIN Microprocesadores 27/10/05 11

12 Problema 14.- Se dispone de dos tablas de datos de 32 palabras, cuyas direcciones iniciales son: $25200 y $25500 respectivamente. Confeccionar un programa que sitúe el resultado de sumar las dos tablas anteriores a partir de la dirección $25600, a partir de la posición $25700 el resultado de restarlas y a partir de la $25800 la tabla suma obtenida anteriormente, ordenada de mayor a menor. Para ordenar las listas de mayor a menor, se supondrán que los números son sin signo. RUTINA: MOVE.B #32,D0 ;Número de iteraciones MOVEA.L #$25200,A0 MOVEA.L #$25500,A1 MOVEA.L #$25600,A2 MOVEA.L #$25700,A3 BUCLE1: MOVE.W (A0)+,D1 ADD.W (A1)+,D1 MOVE.W D1,(A2)+ MOVE.W D1,(A3)+ SUBI.B #1,D0 BNE BUCLE1 MOVE.B #32,D0 ;Número de iteraciones MOVEA.L #$25200,A0 MOVEA.L #$25500,A1 MOVEA.L #$25700,A3 BUCLE2: MOVE.W (A0)+,D1 SUB.W (A1)+,D1 MOVE.W D1,(A3)+ SUBI.B #1,D0 BNE BUCLE2 ORDENAR: MOVEA.L #$25700,A3 MOVE.W #0,D0 ;I=0 BUCLE3: MOVE.W D0,D1 ;J=I MOVE.W D0,D2 D2=I LSL.W #1,D2 D2=2*I BUCLE4: MOVE.W 0(A3,D2.W),D7 D7=TABLA[I] MOVE.W D1,D3 D3=J LSL.W #1,D3 D3=2*J CMP.W D7,0(A3,D3.W) BLS SALTO SI TABLA[J]<=TABLA[I] SALTA MOVE.W 0(A3,D3.W),0(A3,D2.W) TABLA[I]=TABLA[J] MOVE.W D7,0(A3,D3.W) TABLA[J]=COPIA TABLA[I] SALTO: ADD.W #1,D1 CMP.W #32,D1 BNE BUCLE4 ADD.W #1,D0 CMP.W #32,D1 BNE BUCLE3 Microprocesadores 27/10/05 12

13 Problema 15.- Diseñar un programa que realice la siguiente función: Boletín resuelto de problemas del tema 2 Mediante esta función se realiza un filtrado digital de tipo FIR y de orden N, donde los A K, son los pesos del filtro y los, x t-k, son los datos digitales de la señal. Los valores de A K son datos de tipo byte con signo en complemento a 2 y están en la memoria a partir de la dirección $ Los valores x t-k son datos de tipo byte con signo en complemento a 2 y se leen de la dirección de memoria $ El valor calculado y t se asume que será de tipo byte y se debe escribir en la dirección de memoria $6000. y t = A K x t K 127 RUTINA: MOVE.B #0,D0 ; INDICE I QUE VA DESDE 0 HASTA 126 MOVE.L #$30000,A0 MOVE.L $60001,A1 MOVE.L #0,D3 ;D3 CONTIENE EL ACUMULADO AK*XT-K BUCLE: MOVE.B (A0)+,D1 ;D1 = BYTE Ak MOVE.B (A1)+,D2 ;D2= BYTE Xt-k EXT.W D1 EXT.W D2 ;EXTENSIÓN DE SIGNO DE LOS DATOS A MULTIPLICAR MULS D1,D2 ADD.L D2,D3 ;D3=D3+Ak*Xt-k ADD.B #1.D0 CMPI.B #127,D0 BNE BUCLE MOVE.W #127,D0 DIVS D0,D3 D3=D3/127 MOVE.B D3,$60000 Microprocesadores 27/10/05 13

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES II BOLETÍN 4 MICROPROCESADOR MC 68000

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES II BOLETÍN 4 MICROPROCESADOR MC 68000 1.- Partiendo de la siguiente situación inicial, donde se indica el contenido de ciertos registros y direcciones de memoria: Dirección Contenido Registro Contenido 800 08 A0 0000 0802 801 03 A1 0000 0804

Más detalles

MEMORIA EJERCICIO 1 EJERCICIO 2

MEMORIA EJERCICIO 1 EJERCICIO 2 MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W

Más detalles

El microprocesador de 16 bits MC68000

El microprocesador de 16 bits MC68000 El microprocesador de 16 bits MC68000 INTRODUCCIÓN El microprocesador MC68000 fue presentado por Motorola en 1979 como el primero de una amplia familia de periféricos, microprocesadores y microcontroladores

Más detalles

9. Lenguaje ensamblador

9. Lenguaje ensamblador 9. Lenguaje ensamblador Lenguaje máquina: un programa o secuencia de instrucciones viene dado por una secuencia de códigos binarios. Lenguaje ensamblador: secuencia lógica de sentencias pertenecientes

Más detalles

MICROPROCESADORES. Ejercicio de evaluación continua: E/S del MC68000

MICROPROCESADORES. Ejercicio de evaluación continua: E/S del MC68000 MICROPROCESADORES Ejercicio de evaluación continua: E/S del MC68000 Un determinado sistema central dispone de un enlace vía radio con diferentes estaciones remotas con los que intercambia cierta información.

Más detalles

Estructura de computadores. Control 2. Grupos 1 y 2. Curso 2009/2010. Problema 1.- SOLUCIÓN

Estructura de computadores. Control 2. Grupos 1 y 2. Curso 2009/2010. Problema 1.- SOLUCIÓN Estructura de computadores. Control 2. Grupos 1 y 2. Curso 2009/2010 Problema 1.- SOLUCIÓN Se presentan dos soluciones. La primera (v1.0) supone que la separación entre palabras es de exactamente un espacio

Más detalles

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta Centro Asociado Palma de Mallorca Exámenes Arquitectura Ordenadores Tutor: Antonio Rivero Cuesta Exámenes TEMA 1 Representación de la Información 2011 Septiembre C 3 Indicar qué resultado es erróneo para

Más detalles

TEMA 1: Conceptos generales. 1.- Representa los primeros 16 números decimales (del 0 al 15) usando codificación binaria y hexadecimal.

TEMA 1: Conceptos generales. 1.- Representa los primeros 16 números decimales (del 0 al 15) usando codificación binaria y hexadecimal. TEMA : Conceptos generales.- Representa los primeros 6 números decimales (del al 5) usando codificación binaria y hexadecimal. = 2 = $ 4 = 2 = $4 8 = 2 = $6 2 = 2 = $C = 2 = $ 5 = 2 = $5 9 = 2 = $9 3 =

Más detalles

MODOS DE DIRECCIONAMIENTO

MODOS DE DIRECCIONAMIENTO MODOS DE DIRECCIONAMIENTO A algunos estudiantes no les parece muy importante el tema de los modos de direccionamiento. Si el objetivo último y principal es procesar de alguna manera (sumar, restar, desplazar,

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistema de Entrada/Salida Informática Aplicada Arquitectura de Computadores 1 Organización E/S

Más detalles

Examen de S.E.T.I. 1er curso de Ingeniería Electrónica 26 de junio de 2001

Examen de S.E.T.I. 1er curso de Ingeniería Electrónica 26 de junio de 2001 Examen de S.E.T.I. 1er curso de Ingeniería Electrónica 26 de junio de 2001 Cuestiones teóricas. Relación entre ASCII, ISO-8859-1, ISO/IEC-10646-1 y Unicode. (No se pide una explicación de cada uno, sino

Más detalles

Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0

Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García MAPA DE MEMORIA 0 Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0 MAPA DE MEMORIA Mapa de memoria Memoria que es capaz de direccionar un

Más detalles

Ejercicios del Tema 3. Fundamentos de la programación en ensamblador

Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Escriba un programa en ensamblador del MIPS 32 para calcular la suma de los 100 primeros números naturales. El programa

Más detalles

Ejercicios del Tema 3. Fundamentos de la programación en ensamblador

Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicios del Tema 3. Fundamentos de la programación en ensamblador Ejercicio 1. Dada la siguiente expresión de un lenguaje de alto nivel int a = 6; int b = 7; int c = 3; int d; d = (a+b) * (a+b); Indique

Más detalles

Memorias de Semiconductor. Departamento de Electrónica Curso 2010/11

Memorias de Semiconductor. Departamento de Electrónica Curso 2010/11 s de Semiconductor Curso 2010/11 Índice Introducción Clasificación de las memorias El chip de memoria Estructura interna de una memoria Cronogramas de acceso s RAM estáticas s RAM dinámicas s ROM s PROM

Más detalles

Documentación de apoyo al auto aprendizaje del MC68000

Documentación de apoyo al auto aprendizaje del MC68000 1. Introducción Documentación de apoyo al auto aprendizaje del MC68000 El presente documento contiene la información necesaria que permitirá conducir al estudiante al auto aprendizaje en varios aspectos

Más detalles

ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES II BOLETÍN 3 MEMORIAS SEMICONDUCTORAS

ESTRUCTURA Y TECNOLOGÍA DE LOS COMPUTADORES II BOLETÍN 3 MEMORIAS SEMICONDUCTORAS NOTA: En aquellos problemas donde no se indique lo contrario debe suponerse que el espacio de direccionamiento es de 64K. Problema 1.- Un sistema basado en un microprocesador dispone de 3 RAMs de 8K*8

Más detalles

Pseudocódigo Operandos Ensamblador

Pseudocódigo Operandos Ensamblador Inicialización de variables A cte A es un registro de datos A Dn MOVE.BWL #cte,dn o MOVEQ.BWL #cte,dn si cte

Más detalles

Departamento de Electrónica Electrónica Digital. Mapas de memoria. Bioingeniería Facultad de Ingeniería - UNER

Departamento de Electrónica Electrónica Digital. Mapas de memoria. Bioingeniería Facultad de Ingeniería - UNER Departamento de Electrónica Electrónica Digital Mapas de memoria Bioingeniería Facultad de Ingeniería - UNER 3/5/23 Electrónica DigitalElectrónica Digital Direccionamiento de las memorias 3/5/23 Electrónica

Más detalles

EXAMEN FINAL (1ª CONV) APELLIDOS Y NOMBRE:

EXAMEN FINAL (1ª CONV) APELLIDOS Y NOMBRE: MICROPROCESADORES EXAMEN FINAL (1ª CONV) APELLIDOS Y NOMBRE: 1.- A continuación se muestra un trozo de un programa que contiene una subrutina en la que se han etiquetado algunas de sus líneas. Se sabe

Más detalles

7. Modos de direccionamiento

7. Modos de direccionamiento El MC68000 permite 12 modos de direccionamiento para localizar a los operandos. Podemos dividir los modos de direccionamiento en 5 grupos: Directo de registro : el operando es el dato contenido en un registro

Más detalles

Tema 1: Microprocesador MC68000

Tema 1: Microprocesador MC68000 - Descripción externa - Arquitectura interna - Organización de memoria - Formato instrucciones - Modos de direccionamiento - Juego de instrucciones - Directivas de ensamblador y entorno de program. Descripción

Más detalles

Microprocesadores. El MC68000

Microprocesadores. El MC68000 Microprocesadores. El MC68000 1. Introducción 2.Características principales del MC68000 3.Registros del modelo de programación 4.Organización de la memoria 5.Buses del Sistema 6.Formato de instrucción

Más detalles

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas

Soluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en

Más detalles

Arquitectura Interna del 8088

Arquitectura Interna del 8088 Arquitectura Interna del 8088 Intel diseñó el 8088/8086 para realizar al mismo tiempo las principales funciones internas de transferencia de datos y búsqueda de instrucciones. Para conseguir esto, el 8088

Más detalles

PRÁCTICAS MICROPROCESADORES

PRÁCTICAS MICROPROCESADORES E.U.I.T.I. UNIVERSIDAD POLITÉCNICA DE MADRID DPTO. ELECTRÓNICA, AUTOMÁTICA E INFORMÁTICA INDUSTRIAL PRÁCTICAS DE MICROPROCESADORES PRÁCTICA II PROGRAMACIÓN BÁSICA EN ENSAMBLADOR Y SIMULACIÓN EN TM-683

Más detalles

MODOS DE DIRECCIONAMIENTO

MODOS DE DIRECCIONAMIENTO MODOS DE DIRECCIONAMIENTO Modos de Direccionamiento El acceso a los datos contenidos en memoria se realiza a través del bus de direcciones, de forma que la anchura de éste nos determinará la capacidad

Más detalles

Arquitectura (Procesador familia 80 x 86 )

Arquitectura (Procesador familia 80 x 86 ) Arquitectura (Procesador familia 80 x 86 ) Diseño de operación Basada en la arquitectura Von Newman Memoria CPU asignadas direcciones I / O BUS: Es un canal de comunicaciones Bus de direcciones: Contiene

Más detalles

Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011

Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011 Práctica de Estructura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2010/2011 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología

Más detalles

Tema 5.- Memorias. ---***---

Tema 5.- Memorias. ---***--- Tema 5.- Memorias. 1. Conceptos básicos generales. 2. Organización de mapas de memorias. 2.1. Objetivos. 2.2. Ejemplo de conexión entre un procesador genérico y la memoria. 2.3. Ejemplo de conexión entre

Más detalles

Solución de Jose Antonio Vaque Urbaneja al examen de ETC I sistemas Febrero 2003

Solución de Jose Antonio Vaque Urbaneja al examen de ETC I sistemas Febrero 2003 Solución de Jose Antonio Vaque Urbaneja al examen de ETC I sistemas Febrero 2003 Gracias a TKA por escribir las preguntas. Gracias a Siro Pérez por las respuestas Las respuestas mias las pongo en fondo

Más detalles

Mapas de Memoria y E/S

Mapas de Memoria y E/S Mapas de Memoria y E/S Sistemas con Microprocesadores http://www.herrera.unt.edu.ar/procesadores Conexiones internas del CPU08 Dentro del mc el CPU08 se vincula con memoria y con los dispositivos de E/S

Más detalles

Sistemas Electrónicos Digitales

Sistemas Electrónicos Digitales Sistemas Electrónicos Digitales Universidad de Alcalá Curso Académico 2014/2015 Curso 3º Cuatrimestre 1º Ejercicio 1 Se dispone de chips de EEPROM de 2Kx8. Realice la ampliación a 8Kx8 manteniendo una

Más detalles

Programación en ensamblador Ejercicios propuestos

Programación en ensamblador Ejercicios propuestos Programación en ensamblador Ejercicios propuestos Ejercicio 1. Dada la siguiente expresión de un lenguaje de alto nivel int a = 6; int b = 7; int c = 3; int d; d = (a+b) * (a+b); Indique un fragmento de

Más detalles

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones

Introducción a la Computación. Capítulo 10 Repertorio de instrucciones: Características y Funciones Introducción a la Computación Capítulo 10 Repertorio de instrucciones: Características y Funciones Que es un set de instrucciones? La colección completa de instrucciones que interpreta una CPU Código máquina

Más detalles

Examen de teoría (5 puntos)

Examen de teoría (5 puntos) Examen de Estructura de Computadores. 4 de Septiembre de 24 Bien: Mal: No contestadas: Examen de teoría (5 puntos) El examen constará de dos partes: ª parte: Test, con una puntuación de 5 puntos y 3 minutos

Más detalles

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador: DISEÑO DE BLOQUES DE MEMORIA La ampliación de componentes es una característica del diseño y en el caso de las memorias tiene dos objetivos: Incrementar el tamaño de las palabras. Incrementar el número

Más detalles

Fundamentos de Computadores I

Fundamentos de Computadores I Universidad Rey Juan Carlos Fundamentos de Computadores I Luis Rincón Córcoles Programa 1. La familia de microprocesadores M68000 2. Características principales del MC68000 3. Modelo de programación del

Más detalles

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. Introducción. 2. Tiras de caracteres. 3. Vectores. 4. Matrices bidimensionales.

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) 7. Memoria Caché 8. Arquitecturas RISC Arquitectura de

Más detalles

Funcionamiento de la Pila (o stack)

Funcionamiento de la Pila (o stack) Funcionamiento de la Pila (o stack) Todo μp cuenta con una memoria de almacenamiento temporal denominada Pila Es una estructura de datos de tipo secuencial (LIFO) Existen dos operaciones básicas posibles:

Más detalles

Estructura de Computadores (EdC-ISW-G1) Boletín 4: Programación AVR

Estructura de Computadores (EdC-ISW-G1) Boletín 4: Programación AVR Estructura de Computadores (EdC-ISW-G1) 2017-18 Boletín 4: Programación AVR Problema 1 Sean A y B dos números sin signo de un byte, almacenados en las direcciones $0100 y $0101 respectivamente. Escriba

Más detalles

Proyecto de Arquitectura de Computadores Sistemas de Entrada/Salida Curso 2014/2015

Proyecto de Arquitectura de Computadores Sistemas de Entrada/Salida Curso 2014/2015 Proyecto de Arquitectura de Computadores Sistemas de Entrada/Salida Curso 2014/2015 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología de Sistemas Informáticos

Más detalles

Lenguaje Máquina del Motorola 68000

Lenguaje Máquina del Motorola 68000 Arquitectura de Computadores Lenguaje Máquina del Motorola 68000 Paco Aylagas (D-4416) Tutorías: Mañanas Tardes: (L y V) Tel. 913 365 058 e-mail: paylagas@eui.upm.es Bibliografía: Microprocessor Systems

Más detalles

PROBLEMAS DE ESTRUCTURA DE LOS COMPUTADORES MAPAS DE MEMORIA

PROBLEMAS DE ESTRUCTURA DE LOS COMPUTADORES MAPAS DE MEMORIA PROBLEMAS DE ESTRUCTURA DE LOS COMPUTADORES EJERCICIO : Una CPU cuenta con un ancho de palabra de 6 bits. Se quiere dotar a esa CPU de una memoria con las siguientes características: 256 Kpalabras (256

Más detalles

Conceptos de Arquitectura de Computadoras Curso 2015

Conceptos de Arquitectura de Computadoras Curso 2015 PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.

Más detalles

PRÁCTICA 4: MOTOROLA 68000

PRÁCTICA 4: MOTOROLA 68000 PRÁCTICA 4: MOTOROLA 68000 1. OBJETIVOS 1.1 Manejo del software de simulación IDE68k. 1.2 Comprensión y manejo de excepciones. 1.3 Programación el lenguaje ensamblador. 2. INTRODUCCIÒN TEÓRICA 2.1 Introducción

Más detalles

Práctica 1. Sistemas de Numeración y Representación de la Información

Práctica 1. Sistemas de Numeración y Representación de la Información Práctica 1 UNlVERSlDAD DE BUENOS AIRES FACULTAD DE CIENCIAS EXACTAS Y NATURALES Organización Del Computador I Práctica I Sistemas de Numeración y Representación de la Información - Alcance Unidad 3.1 Sistemas

Más detalles

Memoria virtual Ejercicios resueltos

Memoria virtual Ejercicios resueltos Memoria virtual Ejercicios resueltos Ejercicio 1. Sea un computador de 20 bits con memoria virtual paginada con páginas de 1 KB y un total de memoria física de 256 KB. Se pide, de forma razonada y breve:

Más detalles

Examen de teoría (5 puntos)

Examen de teoría (5 puntos) Examen de Estructura de Computadores. Septiembre de 25 Bien: Mal: No contestadas: Examen de teoría (5 puntos) El examen constará de dos partes: El examen tendrá una duración total de 2 horas. La nota final

Más detalles

Nb = an b n +a n-1b n-1 +a n-2 b n-2 +.+a 2b 2 +a1b 1 +a0b 0 + a -1b -1 +a-2b a-kb -k

Nb = an b n +a n-1b n-1 +a n-2 b n-2 +.+a 2b 2 +a1b 1 +a0b 0 + a -1b -1 +a-2b a-kb -k SISTEMAS DE NUMERACION OBJETIVO El objetivo es conocer y utilizar los sistemas de numeración binario y hexadecimal, para luego poder utilizarlos en prácticos futuros. Todo número en cualquier sistema de

Más detalles

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. La familia de microprocesadores M68000 2. Características principales

Más detalles

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES

ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Universidad Rey Juan Carlos ESTRUCTURA Y TECNOLOGÍA A DE COMPUTADORES Luis Rincón Córcoles Licesio J. Rodríguez-Aragón Programa 1. Introducción. 2. MC68000 y la llamada a subrutina. 3. MC68000 y los parámetros

Más detalles

Curso sobre Microcontroladores Familia HC9S08 de Freescale

Curso sobre Microcontroladores Familia HC9S08 de Freescale Curso sobre Microcontroladores Familia HC9S08 de Freescale Por Ing. Daniel Di Lella EduDevices www.edudevices.com.ar e-mail: info@edudevices.com.ar Responsable Area Educación ELKO / ARROW www.elkonet.com

Más detalles

Registros de direcciones de 32 bits A0 a A7 (A7 puntero de pila SP)

Registros de direcciones de 32 bits A0 a A7 (A7 puntero de pila SP) ARQUITECTURA Y PROGRAMACIÓN DEL MC68000 MC68000 Bus datos (16) Bus direcciones (24) Registro de datos (8) de 32 bits Registros direcciones (8) de 32 bits Operandos Regular Gran ortogonalidad D0..D15 A1..A23,

Más detalles

Formato. Microcontroladores DURACIÓN. Revisó. Aprobó. Coordinador. r de la Carreraa. Gestión de la Calidad. Maestro. Autorizó PLAN DE ESTUDIO

Formato. Microcontroladores DURACIÓN. Revisó. Aprobó. Coordinador. r de la Carreraa. Gestión de la Calidad. Maestro. Autorizó PLAN DE ESTUDIO CARRERAA IC PLAN DE ESTUDIO CLAVE 2003 1 5050 NOMBRE DE LA ASIGNATURA Microcontroladores PRÁCTICA No LABORATORIO DE Microcontroladores DURACIÓN (HORAS) 2 NOMBRE DE LA PRÁCTICA Modos de Direccionamiento

Más detalles

ARQUITECTURA INTERNA DEL µp8086

ARQUITECTURA INTERNA DEL µp8086 El µp 8086 es un dispositivo de 16 bits de datos y 20 bits de direcciones. Esta dividido en dos subprocesadores: EU (Unidad de Ejecución). Es la encargada de realizar todas las operaciones de control y

Más detalles

Estructura y tecnología de computadores - prácticas en ensamblador

Estructura y tecnología de computadores - prácticas en ensamblador Estructura y tecnología de computadores - prácticas en ensamblador Agradecimientos (c) Francisco Charte Ojeda Introducción Código fuente 1. Introducción a los microprocesadores 1.1. El sistema microcomputador

Más detalles

Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017

Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017 Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Arquitectura de Computadores Motorola 68000 1. Organización de la Memoria 2. Registros Internos 3. Modos de Direccionamiento 4. Juego de Instrucciones 5. Excepciones e Interrupciones Arquitectura de Computadores

Más detalles

ORGANIZACIÓN DEL MICROCOMPUTADOR

ORGANIZACIÓN DEL MICROCOMPUTADOR ORGANIZACIÓN DEL MICROCOMPUTADOR MICROPROCESADOR RAM ROM UNIDADES DE INTERCONEXIÓN BUS DE DIRECCIONES LINEAS DE CONTROL BUS I/O BUS DE DATOS ORGANIZACIÓN DEL MICROPROCESADOR INSTRUCCIONES DE UN MICROPROCESADOR

Más detalles

Introducción al simulador

Introducción al simulador Departamento de Automática 1 / 17 Índice Proyecciones de dispositivos de entrada/salida Registros Instrucciones 2 / 17 Arquitectura del simulador Sitio web https://parraman.github.io/asm-simulator/ Proyecto

Más detalles

GUÍA RÁPIDA CQM1-CPU45-V1

GUÍA RÁPIDA CQM1-CPU45-V1 www.infoplc.net GUÍA RÁPIDA CQM1-CPU45-V1 ESTE MANUAL CONTIENE: 1 CARACTERÍSTICAS 2 ENTRADAS ANALÓGICAS 3 SALIDAS ANALÓGICAS 4 TABLA COMPARATIVA 5 PROGRAMAS EJEMPLO 1 Características GUÍA RÁPIDA CQM1-CPU45-V1

Más detalles

ENTRADA/SALIDA. 1.- Se decide realizar la entrada de datos mediante muestreo (polling), para lo cual se ejecuta el siguiente programa:

ENTRADA/SALIDA. 1.- Se decide realizar la entrada de datos mediante muestreo (polling), para lo cual se ejecuta el siguiente programa: ENTRADA/SALIDA EJERCICIO 1 Deseamos conectar a un procesador 68000 un periférico de entrada que transfiere 10.000 palabras/segundo. Suponemos que el procesador es capaz de ejecutar 10 6 instrucciones/segundo.

Más detalles

Lógica: Algoritmo: Archivo: Base de datos: Bit:

Lógica: Algoritmo: Archivo: Base de datos: Bit: Lógica: Algoritmo: Archivo: Base de datos: Bit: 1 LÓGICA: Es una secuencia de operaciones realizadas por el hardware o por el software. Lógica del hardware, Son los circuitos y Chips que realizan las operaciones

Más detalles

Tema 9: Interrupciones

Tema 9: Interrupciones Tema 9: Interrupciones 1 E/S por interrupción: gestión de interrupciones 2 Tipos de sistemas de interrupciones: prioridades 3 Enmascaramiento de interrupciones 4 Anidamiento de interrupciones 5 Ejemplos

Más detalles

PRÁCTICA 2: Programas básicos. Tipos de direccionamiento.

PRÁCTICA 2: Programas básicos. Tipos de direccionamiento. SISTEMAS ELECTRÓNICOS Y AUTOMÁTICOS PRACTICAS DE MICROCONTROLADORES PIC PRÁCTICA 2: Programas básicos. Tipos de direccionamiento. Tipos de direccionamiento Ejemplos y ejercicios - 1 - 1. Objetivos - Introducir

Más detalles

Lógica cableada: Lógica programada:

Lógica cableada: Lógica programada: 1-1 Lógica cableada: Circuitos vistos en Diseño Lógico (Combinatoria, Modo reloj, RTL, ) Función fija determinada en el momento del diseño por las conexiones físicas entre los componentes del circuito

Más detalles

Guía práctica lenguaje ensamblador

Guía práctica lenguaje ensamblador Guía práctica lenguaje ensamblador (c) Francisco Charte Ojeda Introducción Qué es el lenguaje ensamblador? Aplicaciones de la programación en ensamblador El lenguaje ensamblador de los x86 8, 16, 32 y

Más detalles

Ejercicios del tema 4. El procesador

Ejercicios del tema 4. El procesador jercicios del tema 4. l procesador jercicio 1. Considere un procesador de 32 bits con una frecuencia de reloj de 500 MHz con la estructura del mostrado en el jercicio 3. La memoria se direcciona por bytes

Más detalles

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta

Centro Asociado Palma de Mallorca. Tutor: Antonio Rivero Cuesta Centro Asociado Palma de Mallorca Arquitectura de Ordenadores Tutor: Antonio Rivero Cuesta Unidad Didáctica 3 El Lenguaje Ensamblador Tema 10 Arquitectura y Programación de un Procesador 16 bits II MC68000

Más detalles

TEMA V SISTEMAS DE NUMERACIÓN

TEMA V SISTEMAS DE NUMERACIÓN TEMA V SISTEMAS DE NUMERACIÓN En la vida diaria el hombre se expresa, se comunica, almacena y maneja información desde el punto de vista alfabético con un determinado idioma y desde el punto de vista numérico

Más detalles

Lenguajes de Interfaz

Lenguajes de Interfaz Lenguajes de Interfaz Unidad 1 Introducción al Lenguaje Ensamblador M. C. Miguelangel Fraga Aguilar 1.1 Importancia de la programación en Lenguaje Ensamblador Mejor conocimiento del funcionamiento del

Más detalles

Sistemas operativos: una visión aplicada. Capítulo 1 Conceptos arquitectónicos

Sistemas operativos: una visión aplicada. Capítulo 1 Conceptos arquitectónicos Sistemas operativos: una visión aplicada Capítulo 1 Conceptos arquitectónicos Contenido Estructura del computador Ejecución de instrucciones Interrupciones Reloj del computador Jerarquía de memoria Entrada/Salida

Más detalles

EJECUCIÓN DE INSTRUCCIONES

EJECUCIÓN DE INSTRUCCIONES EJECUCIÓN DE INSTRUCCIONES Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. La función básica que realiza un

Más detalles

CS2: Unidad de datos (UD)

CS2: Unidad de datos (UD) S2: Unidad de datos (UD) ambios respecto al S1: Ancho datos: 12 bits Ancho direcciones: bits Rotación del registro A con carry LS, DS, IS TP, TIR, TSP W4, W, R 4 SP[] MAR[] IR 7-0 IR[12] IR 11- P[] DB

Más detalles

Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos

Contenidos. Arquitectura de ordenadores (fundamentos teóricos) Elementos de un ordenador. Periféricos Arquitectura de ordenadores (fundamentos teóricos) Representación de la información Estructura de un microprocesador Memorias Sistemas de E/S Elementos de un ordenador Microprocesador Placa base Chipset

Más detalles

Examen de teoría (5 puntos)

Examen de teoría (5 puntos) Bien: Mal: No contestadas: Examen de teoría (5 puntos) El examen tendrá una duración total de 2 horas. El examen constará de dos partes: teoría y problemas. La nota final será la suma de las dos partes

Más detalles

Tema 2. Sistemas de representación de la información

Tema 2. Sistemas de representación de la información Enunciados de problemas Tema 2. Sistemas de representación de la información Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 2: Hoja: 2 / 26 Tema 2: Hoja: 3 / 26

Más detalles

Examen de teoría (4 puntos)

Examen de teoría (4 puntos) Examen de Estructura de Computadores. Septiembre de 2. Examen de teoría (4 puntos) El examen constará de dos partes: S ª parte: Test, con una puntuación de 4 puntos y 3 minutos de tiempo S 2ª parte: Ejercicios

Más detalles

LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION

LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION ESTRUCTURA DE COMPUTADORES Pag. 14.1 LECCIÓN 14: DISEÑO DE COMPUTADORES MEDIANTE MICROPROGRAMACION 1. Introducción Vamos a aplicar las ideas de microprogramación al caso de un minicomputador similar al

Más detalles

Tema 2. Diseño del repertorio de instrucciones

Tema 2. Diseño del repertorio de instrucciones Enunciados de problemas Tema 2. Diseño del repertorio de instrucciones Arquitectura de Computadores Curso 2009-2010 Tema 2: Hoja: 2 / 10 Tema 2: Hoja: 3 / 10 Base teórica Al diseñar un computador, uno

Más detalles

8.4. El software en los μprocesadores

8.4. El software en los μprocesadores 8.4. El software en los μprocesadores Ejemplo de comandos de la CPU: Tarea: Sumar dos números A y B. Suponer los datos A y B almacenados en las posiciones 1000 2 y 1010 2 respectivamente. El resultado

Más detalles

Microprocesadores. El MC68000

Microprocesadores. El MC68000 Microprocesadores. El MC68000 1.Introducción 2.Características principales del MC68000 3.Registros del modelo de programación 4.Organización de la memoria 5.Buses del Sistema 6.Formato de instrucción máquina

Más detalles

Estructura de Computadores. Problemas de Instrucciones y Direccionamientos

Estructura de Computadores. Problemas de Instrucciones y Direccionamientos Estructura de Computadores. Problemas de Instrucciones y Direccionamientos Departamento de Arquitectura y Tecnología de Sistemas Informáticos Octubre 2009 1. Sea un computador con palabras y direcciones

Más detalles

Práctico 9 Repaso general

Práctico 9 Repaso general Práctico 9 Repaso general Ejercicio 1 (Ex. Set. 94 Pr.2) Se desea diseñar un sistema basado en un Z80 con un mecanismo que permita, una vez en funcionamiento, redireccionar los dispositivos de entrada/salida

Más detalles

Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14

Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14 Problemas de estructura y tecnología de computadores Hoja 6: Temas 12, 13 y 14 1) Diseñar una memoria de 640 Kbytes (512Kbytes de RAM y 128 Kbytes de ROM) accesible a nivel de byte, empleando chips de

Más detalles

CODIFICACIÓN INTERNA DE LA INFORMACIÓN

CODIFICACIÓN INTERNA DE LA INFORMACIÓN CAPÍTULO 3 CODIFICACIÓN INTERNA DE LA INFORMACIÓN El objetivo de este capítulo es mostrar algunas formas habituales en que un ordenador codifica la información. Es conveniente conocer esta codificación:

Más detalles

Estructura de Computadores. Problemas de Instrucciones y Direccionamientos

Estructura de Computadores. Problemas de Instrucciones y Direccionamientos Estructura de Computadores. Problemas de Instrucciones y Direccionamientos Departamento de Arquitectura y Tecnología de Sistemas Informáticos Septiembre 2009 1. Sea un computador con palabras y direcciones

Más detalles

Relación de Problemas I

Relación de Problemas I Relación de Problemas I 352) $1'5e6 52/'È1 $5$1'$ 1. Realizar el cálculo del tiempo que transcurre durante la ejecución del bloque de instrucciones sombreado, en función del contenido de los registros

Más detalles

Arquitectura de Computadores

Arquitectura de Computadores Curso 2006/07 Arquitectura de Computadores 1. Introducción 2. La CPU 3. Lenguaje Máquina 4. 5. Sistema de Entrada/Salida 6. Buses Informática Aplicada Arquitectura de Computadores 1 Características generales

Más detalles

Curso SIMATIC S7 Nivel II

Curso SIMATIC S7 Nivel II Curso SIMATIC S7 Nivel II Direccionamiento indirecto Abril 2003 Dir_indirecto.ppt 1 Direccionamiento directo (I) E 0.0 Zona de memoria: E -> Entrada A -> Salida T -> Temporizador M -> Marca DB -> Módulo

Más detalles

Memorias. Docente: Ing. Víctor Cárdenas Schweiger

Memorias. Docente: Ing. Víctor Cárdenas Schweiger Memorias Docente: Ing. Víctor Cárdenas Schweiger 2016 1 Qué es una memoria RAM? Es la memoria donde se almacenan los datos (programas) con los que se están trabajando en ese momento. Es un dispositivo

Más detalles

LABORATORIO DE ARQUITECTURA DE COMPUTADORES. Práctica 1

LABORATORIO DE ARQUITECTURA DE COMPUTADORES. Práctica 1 LABORATORIO DE ARQUITECTURA DE COMPUTADORES Práctica 1 1. Realizar un programa que almacene en memoria RAM a partir de la dirección $1000 los 30 primeros números múltiplos de tres. 2. Paso de parámetros

Más detalles

Ejercicios del tema 4. El procesador

Ejercicios del tema 4. El procesador Ejercicios del tema 4. El procesador Estructura del procesador elemental WepSIM Address Bus Data Bus Control Bus C0 Ta Internal Bus RA RB RC LC MAR T9 Memory MRdy BE ADDR DATA R W A31-A0 BE3-BE0 D31-D0

Más detalles

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID

CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Guía de problemas: Aritmética de Computadores Parte 1: Operaciones básicas con lápiz y papel Problema 1: a)

Más detalles