Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

Transcripción

1 DISEÑO DE BLOQUES DE MEMORIA La ampliación de componentes es una característica del diseño y en el caso de las memorias tiene dos objetivos: Incrementar el tamaño de las palabras. Incrementar el número de palabras de memoria. Un sistema basado en microprocesador tiene una capacidad de direccionamiento y anchura de palabra en función de las características del microprocesador de acuerdo al bus de direcciones y del de datos respectivamente. Siendo el bus de control, específico al microprocesador. De esta manera, la capacidad del sistema depende de: Direccionamiento del sistema n siendo n el nº de bits del bus de direcciones del µp Ancho de palabra m siendo m el nº de bits del bus de datos del µp Bus de control depende del µp, siendo las señales típicas para la memoria la de lectura ( R ) y la de escritura (W) Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/).. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan.. Construir el mapa de memoria.. Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado.. Determinar la circuitería auxiliar necesaria para el control del circuito.. Dibujar el circuito completo de la memoria. Para analizar el procedimiento tomaremos como base el siguiente ejemplo: Diseñar el mapa de memoria de un sistema basado en microprocesador para el 0 de INTEL (..,..D), suponiendo que se necesitan K de memoria, K de memoria RAM. Se disponen de circuitos integrados de K y circuitos integrados RAM de K y que la memoria está situada a partir de la dirección $0 empezando por la y colocando a continuación la RAM.. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/). K de memoria K de memoria RAM. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan. Circuitos integrados Circuitos integrados RAM N º _ bits _ necesitados K = = = _ circuitos _ N º _ bits _ por _ CI K N º _ bits _ necesitados K RAM = = = _ circuitos _ RAM N º _ bits _ por _ CI K. Construir el mapa de memoria. IC0 (K ) IC (K ) IC (K ) IC (K ) IC (K ) IC (K ) Libre Libre RAM RAM Página

2 . Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado. Determinaremos los bits del bus de direcciones en función del tamaño total de la memoria: K _ + K _ RAM = K = bytes = bytes bus de datos..d = bytes bus de direcciones.. El tamaño de página en este caso será de K ya que todos los circuitos integrados son de K = 0bytes..0 = de las cuales las primeras se usan por los circuitos integrados y las dos últimas quedan libres. Bits de selección de página,, páginas Tabla de direcciones Agrup hexadecim. Selec. Página Dir hexadec $ $0FF $ $0FFF $ $FF $0 0 $FFF $ $FF $00 0 $FFF Cir. Integrado IC0 IC IC IC IC IC. Determinar la circuitería auxiliar necesaria para el control del circuito. Como se puede observar el número de páginas es de, pero el mínimo que podemos controlar es de, es por lo que necesitaremos un decodificador de a, de forma que las líneas del bus de direcciones del sistema, Y se conectarán a las entradas I0, I e I respectivamente y cada una de las salidas de a O se conectarán a los Chip Select (CS) de cada los circuitos integrados de IC0 a IC. Página

3 Página. Dibujar el circuito completo de la memoria... D D D D D D D D D D D D D D[0..] D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D D A[0..] U 0 0 A AD AD AD AD AD AD AD ALE 0 CLKO HLDA HOLD INTA INTR IO/M\ READY RST. RST. RST. RST-IN RST-OT R\D\ S0 S SID SOD TRAP W\R\ X X U ABT D D D D D D D D CLK CLR Q Q Q Q Q Q Q Q 0 O O O O O O O 0 IC 0 O O O O O O O 0 VPP IC 0 O O O O O O O 0 0 O O O O O O O 0 IC 0 O O O O O O O 0 VPP U F A B C G GA GB Y0 Y Y Y Y Y Y Y 0 O O O O O O O 0 IC 0 O O O O O O O 0 VPP 0 O O O O O O O 0 0 O O O O O O O 0 VPP IC0 IC RAM RAM MEMORIA DE Kx DE Y Kx DE RAM IC IC R/W\ R/W\

4 Diseñar el mapa de memoria de un sistema basado en microprocesador para el 0 de INTEL (..,..D), suponiendo que se necesitan K de memoria, K de memoria RAM y entrada/salida de bits en el bus de direcciones. Se disponen de circuitos integrados de K, circuitos integrados RAM de K y de las correspondientes entrada/salida y que la memoria está situada a partir de la dirección $0 empezando por la, colocando a continuación la RAM y por úlitimo las entradas/salidas. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/). K de memoria K de memoria RAM entrada/salida. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan. Circuitos integrados Circuitos integrados RAM. Construir el mapa de memoria. Nº _ bits _ necesitados K = = = _ circuitos_ Nº _ bits _ por _ CI K Nº _ bits _ necesitados K RAM = = = _ circuitos_ RAM Nº _ bits _ por _ CI K ICO IC IC IC IC IC IC IC (K*) IC IC RAM (K*) IC (E/S) (E/S) IC (E/S) (E/S). Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado. Determinaremos los bits del bus de direcciones en función del tamaño total de la memoria: K _ + K _ RAM + K _ E / S = K = bytes = bytes bus de datos..d = bytes bus de direcciones.. El tamaño de página en este caso será de K ya que se puede elegir entre el tamaño mayor (K, el menor Bytes (E/S) o el intermedio (RAM de K). La circuitería menos complicada y con un aprovechamiento relativamente óptimo se consigue con el valor intermedio (K). = bytes.. Bits de selección de página 0 0,,, páginas = de las cuales las primeras se usan por los circuitos integrados y las cinco últimas quedan libres. Página

5 Tabla de direcciones Agrup hexadecim. Selec. Página Dir hexadec $ $FFF $ $FF 0 0 X X $ X X $FF 0 0 X X $ X X $BFF Cir. Integrado IC0 a IC IC + IC IC IC. Determinar la circuitería auxiliar necesaria para el control del circuito. Como se puede observar el número de páginas es de, pero el mínimo que podemos controlar es de, es por lo que necesitaremos un decodificador de a, de forma que las líneas del bus de direcciones del sistema 0,, Y se conectarán a las entradas I0, I, I e I respectivamente y cada una de las salidas de a O se conectarán a los Chip Select (CS) de cada los circuitos integrados de IC0 a IC, teniendo en cuenta que como la de Kx ocupa páginas se deberán conectar las primeras salidas a una puerta AND que conectará su salida al CS del integrado. Página

6 Página. Dibujar el circuito completo de la memoria... 0 D 0 0 D D D D[0..] D D 0 0 D 0 D D D D D D D D D A[0..] 0 D D D D D D D D D D D 0 D D D D 0 D D D 0 U 0 0 A AD AD AD AD AD AD AD ALE 0 CLKO HLDA HOLD INTA INTR IO/M\ READY RST. RST. RST. RST-IN RST-OT R\D\ S0 S SID SOD TRAP W\R\ X X U ABT D D D D D D D D CLK CLR Q Q Q Q Q Q Q Q U HC 0 D D D D ST INH S0 S S S S S S S S S S S S S S S 0 R/W O O O O O O O 0 R/W O O O 0 R/W O O O O O O O 0 0 U 0 0 R/W O O O IC0 MEMORIA DE Kx DE, Kx DE RAM Y E/S K* K* K* K* K* K* RAM K* K* K* RAM K* D IC IC IC IC IC IC IC IC IC IC IC

7 .- Supóngase una memoria RAM de palabras bits/palabra construida empleando circuitos integrados de memoria RAM de palabras bits/palabra. A fin de permitir el direccionamiento de las palabras de la memoria, el bus de direcciones: A) Tiene líneas, de ellas comunes a todos los módulos. B) Tiene líneas, de ellas comunes a todos los módulos. C) Tiene líneas, todas ellas comunes a todos los módulos. D) Ninguna de las anteriores es verdadera. ª semana.- Se considera un procesador que dispone de líneas de direcciones -. Para la construcción de su unidad de memoria se dispone de módulos de K palabras, utilizándose la línea para la selección de cada módulo ( es la línea menos significativa). Indique cuál de las siguientes afirmaciones es verdadera: A) Las direcciones hexadecimales C y CA se encuentran almacenadas en el mismo módulo de memoria. B) Las direcciones hexadecimales C y CA se encuentran almacenadas en diferentes módulos de memoria. C) El módulo en que se encuentra almacenada una dirección de memoria queda determinado por el valor de 0. D) Ninguna de las anteriores es verdadera..- Se considera un procesador que dispone de líneas de direcciones -. Para la construcción de su unidad de memoria se dispone de módulos de K palabras, utilizándose las líneas menos significativas (-) para la selección de cada módulo. Indique cuál de las siguientes afirmaciones es verdadera: A) Las direcciones hexadecimales C y CA se encuentran almacenadas en el mismo módulo de memoria. B) Las direcciones hexadecimales C y CA se encuentran almacenadas en diferentes módulos de memoria. C) El módulo en que se encuentra almacenada una dirección de memoria queda determinado por el valor de D) Ninguna de las anteriores es verdadera..- Un computador con líneas de direcciones tiene una memoria de palabras y utiliza entrada/salida localizada en memoria. Cuál es el número máximo de periféricos que pueden conectarse, suponiendo que cada uno de ellos utiliza direcciones? A). B) C). D) Ninguna de las anteriores. Junio del 000 ª Semana.- Se considera un procesador que dispone de líneas de direcciones -. Para la construcción de su unidad de memoria se dispone de módulos de K palabras, utilizándose las líneas más significativas (-0) para la selección de cada módulo. En el mapa de memoria, la dirección base (primera dirección de cada módulo) en notación hexadecimal de los sucesivos bloques de memoria es: Solución: $00 $00 $00 y $C00 Septiembre del 00.- Se quiere diseñar una memoria para un computador que tiene una arquitectura basada en palabras de bits y un bus de direcciones de 0 líneas de manera que disponga de 00 Kpalabras de memoria RAM y 0 Kpalabras de memoria. Sabiendo que se disponen de módulos de memoria RAM de Kpalabras x bits/palabra, Kpalabras x bits/palabra; y de módulos de memoria de Kpalabras x bits/palabra, Kpalabras x bits/palabra, I. Si es posible realizar el diseño que se solicita. II. El menor número de módulos necesarios para realizar el circuito con las especificaciones requeridas es módulos RAM de Kpalabras x bits/palabra y módulos de Kpalabras x bits/palabra. A) I si, II si B) I: si, II no C) I no, II si D) I no, II no Página

8 Junio del 00 ª Semana Se dispone de módulos de memoria con entradas de selección activa a nivel bajo. Dos módulos son de K palabras y el tercero de K palabras. Estos módulos de memoria van a estar direccionados por un procesador que posee un bus de direcciones con líneas (A -0 ). Se requiere que los circuitos de K ocupen las direcciones de memoria menores y las mayores, y que las palabras de direcciones sobrantes se repartan en dos áreas del mismo tamaño. A) ( puntos) Proponga un mapa de memoria que utilice los tres módulos con las especificaciones indicadas anteriormente. Diseñe un circuito que realice ese mapa. B) ( puntos) Indique el módulo de memoria y la posición en dicho módulo que se activa con cada una de las siguientes direcciones (A -0, en hexadecimal):0,,,, AB, ABCD, CDEF, EF0. Solución: Este problema es similar a problema - del texto Problemas de Estructura y Tecnología de Computadores, ª edición. Se recomienda consultar la solución a este problema con el fin de facilitar la comprensión de las explicaciones dadas a continuación. A) Mapa de memoria y circuito. Descomponemos las K direcciones del bus de direcciones ( ) en grupos de K, cada uno de los cuales está definido por uno de los posibles valores de A, A y A. La Tabla muestra la solución con las especificaciones dadas en el enunciado: el módulo de K debe ocupar forzosamente las posiciones intermedias (ya que no se puede partir un módulo de memoria físicamente) para que, estando los dos módulos de K situados en las direcciones mayores y menores, las palabras de direcciones sobrantes se repartan en dos áreas del mismo tamaño. Como M y M son de K, para direccionar una palabra dentro de estos módulos se necesitan líneas de dirección (a -0 ). En el caso de M, de K se necesitan líneas (a -0 ). Se supone que los tres circuitos tienen de señal de selección CSM, _ CSM, _ CSM, A partir de la Tabla, se sigue que las señales de selección son: CSM CSM = A ia i A CSM = A + A + A = A ia ia CSM = A ia i A CSM = ( A ia ) + ( A i A ) CSM = ( A + A ) + ( A + A ) Página

9 CSM Se dan dos soluciones para la habilitación de los módulos de memoria con las señales, _ CSM, _ CSM, a partir de las funciones anteriores. La primera (Figura ) utiliza un decodificador. La segunda (Figura ) es un diseño a nivel de puertas. Figura. Lógica de selección de módulos utilizando un decodificador Figura. Lógica de selección de módulos utilizando puertas Las líneas de dirección de M y M (a -0 ) se conectan directamente a las líneas A -0. Para M se necesitan líneas A i. En principio hay dos soluciones (en todo caso además de A -0 hay que utilizar A ó A ): a -0= A -0 ó a -0 = A A- -0 Se elige la primera solución (Figura ), pues es la que cubre el mapa de memoria. Figura. Lógica de direccionamiento B) A partir de las direcciones A -0 que se nos indican se tendrán que deducir los valores de A, A y A para determinar si se selecciona algún módulo y cuál es. También se tiene que analizar los valores de las líneas de dirección del módulo seleccionado (a -0 para M y M ; a -0 para M ) para determinar qué dirección interna es la que se activa. En la Tabla se muestran los resultados de dicho análisis: Página