Memorias de Semiconductor. Departamento de Electrónica Curso 2010/11

Transcripción

1 s de Semiconductor Curso 2010/11

2 Índice Introducción Clasificación de las memorias El chip de memoria Estructura interna de una memoria Cronogramas de acceso s RAM estáticas s RAM dinámicas s ROM s PROM s E/EEPROM s FLASH Expansión de memorias Mapas de memoria Gestión de la memoria Ordenación de datos en memoria 2

3 Expansión de memorias: tamaño A partir de chips de memoria se puede ampliar: El número de bits por palabra de 1Kx8 A[9:0] D[3:0] A[9:0] D[7:0] 3

4 Expansión de memorias: número A partir de chips de memoria se puede ampliar: El número de palabras de 2Kx4 A[9:0] D[3:0] A[10:0] D[3:0] 4

5 Expansión de memorias: tamaño y número A partir de chips de memoria se puede ampliar: El número de bits por palabra y el número de palabras de 2Kx8 A[9:0] D[3:0] A[10:0] D[7:0] 5

6 Expansión de memorias: ejemplo tamaño de 1Kx12 con memorias de 6

7 Expansión de memorias: ejemplo número (I/II) de 2Kx4 con memorias de 7

8 Expansión de memorias: ejemplo número (II/II) de 20Kx8 con memorias de 4Kx8 8

9 Expansión de memorias: ejemplo tamaño y número de 4Kx8 con memorias de 9

10 Mapas de memoria (I/V) Definición: cantidad de memoria que se puede direccionar desde un up y organización/distribución/estructuración de la misma 2 tipos de mapa: Lógico: Uso de las posiciones de memoria. P.ej. código, datos, pila, etc. Físico: Implementación física (en distintos chips) del mapa. P. ej. 2 chips de RAM de 8K8, 1 chip de Flash de 32Kbytes, etc. La definición del mapa de memoria posibilita la conexión del up al sistema de memoria. Para ello: 1. Definir el mapa lógico a partir de la aplicación y el físico a partir del lógico 2. La definición del mapa físico permite conocer las direcciones para las que se accede a cada chip GENERACIÓN DE LA LÓGICA DE DECODIFICACIÓN 3. Implementación y conexión de los distintos chips de memoria y la lógica de decodificación al up 10

11 Mapas de memoria (II/V) Ejemplo de mapa de memoria 11

12 Mapas de memoria (III/V) A partir del mapa físico se hace una tabla de verdad para diseñar la lógica de decodificación Del ejemplo anterior: 12

13 Mapas de memoria (III/V) A partir del mapa físico se hace una tabla de verdad para diseñar la lógica de decodificación Del ejemplo anterior: 13

14 Mapas de memoria (IV/V) A partir de la tabla de verdad de la lógica de decodificación se implementa el circuito de decodificación: Con puertas lógicas Con decodificadores Con una combinación de ambos Introducción Sistemas a Electrónicos los Sistemas Digitales Electrónicos I Digitales de Electrónica 14

15 Decodificación completa: Mapas de memoria (V/V) Se emplea este término cuando el acceso a una posición concreta de memoria se puede realizar sólo para una única combinación de los bits del bus de direcciones: {una posición física = una dirección lógica} Decodificación incompleta: Se corresponde a aquella situación en la que el acceso a una posición concreta de memoria se puede producir con varias combinaciones diferentes de los bits del bus de direcciones: {una posición física = varias direcciones lógicas} En cualquier caso es necesario tener en cuenta la dirección base. Reconocer la función de los diferentes bits de direcciones. P.e. para el elemento (pastilla RAM de 8 Kbytes) las líneas A[12..0] se necesitan para seleccionar la posición deseada dentro del chip, y por tanto pueden presentar cualquier código, lo que se representa como XX...X. El resto de las líneas A[15..13], para que la dirección presente en el bus se corresponda a este chip, deben presentar el código ", 0xC000 a 0xDFFF 15

16 Gestión de la memoria (I/III) De qué depende? Es función del número de bits del bus de datos externo del µp, la estructura de la memoria puede ser de diversos modos 1. bus de datos de 8 bits, único banco (grupo) de bytes.. Dirección de la palabra Banco único 0 Byte 0 Primera palabra 1 Byte 1 2 Byte 2... N-1 Byte (n-1) N Byte (n) FF..FF FF..FF Última palabra 16

17 Gestión de la memoria (II/III) 2. Bus de datos externo de 16 bits (aunque internamente sean 32) Al leer o escribir a la memoria se puede hacer de 16 en 16 bits La memoria se organiza en dos bancos: el par y el impar Se debe permitir acceder a datos de uno y dos bytes Dirección de la palabra Banco Par Banco Impar 0 Byte 0 Byte 1 Primera palabra 2 Byte 2 Byte 3... N-2 Byte (n-2) Byte (n-1) N Byte (n) Byte (n+1) FF..FE FF..FE FF..FF Última palabra 17

18 Gestión de la memoria (III/III) 3. Bus de datos externo de 32 bits La memoria se estructura en 4 bancos Se deben permitir los accesos a uno, dos y cuatro bytes Dirección de la doble palabra Banco 0 Banco 1 Banco 2 Banco 3 0 Byte 0 Byte 1 Byte 2 Byte 3 Primera palab 4 Palabra (Word) 4 Palabra (Word) 6 8 Doble Palabra (Longword) N-4 Byte (n-4) Byte (n-3) Byte (n-2) Byte (n-1) N Palabra (N) Palabra (N+2) N+4 Doble Palabra (N+4) FF..F8 FF..F8 FF...F9 FF..FA FF..FB FF..FC FF..FC FF..FD FF..FE FF..FF Última palabr 18

19 Ordenación de los datos en memoria (I/III) Queda por determinar de los varios bytes que componen el dato cuál representa el de mayor peso, los de pesos intermedios y el de menor Big endian. Este tipo de ordenación hace corresponder el byte de menor peso del dato con el almacenado en la celda de memoria de dirección más alta, dentro de las que contienen el dato Banco Par 0 Dato de 8 bits Banco Impar 2 Dato de 8 bits... N-2 Dato de 16bits, MSB N Dato de 16bits, LSB Dato alineado 19

20 Ordenación de los datos en memoria (II/III) Little endian. Este tipo de ordenación hace corresponder el byte de menor peso del dato con el almacenado en la celda de memoria de dirección más baja, dentro de las que contienen el dato En cualquier caso las celdas de memoria donde se encuentra almacenado el dato han de ser consecutivas Banco Par 0 Dato de 8 bits Banco Impar 2 Dato de 8 bits... N-2 Dato de 16bits, LSB N Dato de 16bits, MSB Dato alineado 20

21 Ordenación de los datos en memoria (III/III) Banco 0 Banco 1 Banco 2 Banco 3 0 Dato de 8 bits Dato de 8 bits 2 Dato de 8 bits Dato de 8 bits... N-2 Dato de 16bits, LSB Dato de 16bits, MSB Dato de 16bits, LSB Dato de 16bits, MSB Datos alineados N N+2 Dato de 16bits, LSB Dato de 16bits, MSB Dato de 16bits, LSB Datos no alineados Dato de 16bits, MSB Dato de 32bits, LSB Dato de 32bits Dato de 32bits Dato de 32bits, MSB Dato de 32bits, LSB Dato de 32bits Dato de 32bits Datos alineados Datos no alineados Dato de 32bits, MSB Dato de 32bits, LSB Dato de 32bits Dato de 32bits Dato de 32bits, MSB Dato de 32bits, LSB N+1 6 Dato de 32bits Dato de 32bits Dato de 32bits, MSB 21