SelectRAM+memory Bloques de memoria RAM En las FPGAs Spartan IIE
|
|
- Javier Quintana Pérez
- hace 7 años
- Vistas:
Transcripción
1 1 SelectRAM+memory Bloques de memoria RAM En las FPGAs Spartan IIE tiempo de acceso RAM, algunas veces se usa cerrojo en el Juan Manuel Narváez Sánchez, Carlos Andrés Moreno Tenjica, Estudent Member IEEE Resumen: Las FPGAs Proveen bloques de memoria RAM conocidos como SelectRAM estos bloques buscan proveer recursos al diseño sin tener que sacrificar RAM distribuida o recurso lógicos, esta memoria es totalmente sincronía con el objetivo de facilitar el análisis de tiempos y una fácil inicialización de la configuración que se va a trabajar, de esta manera poder permitir el diseño de sistema mas complejos y robustos. L I. INTRODUCCIÓN a familia de FPGAs proveen bloques de memoria RAM configurables de, 4K bits de manera que pueden ser configurados como memorias de 4096x1 hasta 256x16, es decir tanto el tamaño de la palabra que va ser guardada, como el número de posiciones que tiene la memoria puede ser configurado, esta configuración de puertos es hecha totalmente independiente y de manera sincrona, esta característica permite gran variedad en cuanto el diseño de estructuras RAM se refiere, por ejemplo en el diseño de arreglos de datos como pilas puede ser de gran utilidad el uso de la memoria RAM brindando una gran capacidad en el diseño y también una gran velocidad de respuesta debido a su funcionamiento sincronó. Cada FPGA de la línea Spartan provee un determinado número de bloques RAM en nuestro caso, la FPGA a usar es la XC2S200, Esta FPGA tiene 14 bloques de memoria RAM de 4k cada uno para un total de 56K disponibles para diseño. 2. PRINCIPIOS DE LAS MEMORIAS SINCRONAS Las memorias sincronás tienen distintos modos de operación, los mas utilizados estas son cuatro 2.1 Read Through(Un flanco de reloj) La lectura de la dirección es registrada el un flanco de reloj en el puerto de lectura, y el dato aparece en la salida en un puerto de salida con el propósito de hacer más rápida la respuesta en la Salida, esto es una solución asincroná inferior al resultado que puede entregar una operación de lectura en un sistema sincronó 2.2 READ PIPELINED (Dos flancos de reloj) La dirección de lectura es registrada en un flanco de reloj y el dato aparece en la salida en siguiente flanco de reloj 2.3 WRITE BACK (un flanco de reloj) la dirección de escritura es registrad en flanco de reloj y el dato que esta en el puerto de entrad es escrito en la memoria como reflejo del puerto de entrada 2.4 WRITE THROUGH( Un flanco de reloj) La dirección de escritura es registrada en un flanco de reloj, Y es escrito en la memoria, bien como el dato es leído también en un flanco de reloj, entonces la lectura y la escritura son hechas en el mismo ciclo 3 CARACTERÍSTICAS DE LOS BLOQUES RAM 3.1 Todas las entradas son registradas por el reloj y disponibles según la especificación de tiempo 3.2 Todas las salidas tienen funciones read through y write back dependientes del pin WE, y disponibles según las especificaciones de tiempo. 3.3 Los bloques RAM son bloques reales de memorias SRAM y no tienen parte combinatorial entre la dirección y la salida 3.4 Los puertos son independientes uno del otro 3.5 Las operaciones de lectura y escritura solo necesitan un ciclo de reloj 3.6 Los puertos de salida tienen cerrojo y no cambian su configuración dependiendo de escritura o lectura 4 INCLUSIÓN DE LAS MEMORIAS RAM
2 2 En un diseño se pueden incluir memorias RAM llamando las librerías primitivas especiales o usando el sistema generador CORE para crear una memoria, estas están disponibles en distintas configuraciones de tamaño Los diseños de las memorias son muy flexibles en cuanto a la utilización de los pines que forman la memoria RAM, por ejemplo una memoria ROM puede ser construida simplemente no usando el WE ni los datos de entrada cada bloque de estos formado por memorias de 4096 bits 5. PUERTOS DE ENTRADA Y SALIDA: Toda memoria RAM tiene las siguientes entradas Las anteriores figuras muestran dos ejemplos de las librerías primitivas de bloques RAM., estos bloques son disponibles en los siguientes tamaños de memoria CLOCK CLK: Cada puerto es totalmente sincronó con entradas independientes de reloj, el puerto de salida esta referenciado a un tiempo de salida que esta referenciado a CLK ENABLE EN Este pin afecta la funcionalidad de la lectura, la escritura y el reset, cuando el pin EN esta inactivo a la memoria no se le puede escribir ningún tipo de dato WRITE ENABLE WE Activando el pin WE este le permite al puerto escribir en las celdas de memoria, el contenido del dato es escrito en la celda de memoria apuntada por el bus memoria, y el nuevo dato también es reflejado en el bus de salida, cuando el dato es inactivo simplemente se ve el dato reflejado en el bus de salida. RESET RST El pin reset obliga a los cerrojos de salida a ceros sincrónicamente, esto no afecta a las celdas de memoria ni a la operación de escritura en otro puerto BUS ADDRESS ADDR[# downto 0] Selecciona la celda de memoria que va a ser leída o escrita, el ancho del puerto es determinado por el tipo de memoria que esta siendo utilizada
3 3 BUS DATA IN DI [# downto 0] Provee el nuevo dato que va a ser escrito en la celda de la memoria apuntada por la dirección BUS DATA OUT DO[# downto 0] El bus de datos de salida refleja el contenido de la celda de memoria, referenciada a la dirección de memoria apuntada por ADDR, el ancho de bus esta dado por el tipo de memoria que es utilizada PINES DE INVERSIÓN DE CONTROL Los cuatro pines CLK, RESET, WE, y EN tienen independiente inversión de control, según la opción de configuración, los inversores son automáticamente absorbidos por el bloque RAM MAPEO DE DIRECCIÓN Cada puerto accede a las 4096 celdas de memoria seleccionadas usando un esquema distinto de direccionamiento dependiente del ancho del puerto, la ubicación física de cada memoria esta dada por la siguiente formula INICIO = ((ADDR+1)*ANCHO)-1 FIN= ADDR*ANCHO Esto puede ser observado en la siguiente tabla 6. SISTEMA GENERDOR CORE DE XILINX El sistema generador CORE provee un bloque de memoria sencillo o un bloque de memoria dual, ambos soportado por al funciones de memoria RAM, ROM y funciones de solo escritura acorde a las señales de escritura que son seleccionadas, cualquier tamaño de memoria puede ser creado en la arquitectura soportada Ambos módulos son parametrizados con el modulo de generación CORE, El usuario puede seleccionar el nombre del componente y que tipo de pines quiere utilizar, además escoger que funciones se hacen activo a bajo o activo a alto. El usuario puede especificar los contenidos de la memoria, por defecto se inicializan en ceros, los valores de inicialización son descritos en el archivo de inicialización que consiste en una línea de valores binarios por cada posición de memoria. la salida del CORE incluye un reporte de las opciones seleccionadas y los recursos de dispositivo que son requeridos. El número de bloques RAM que son requeridos son mostrados, y una memoria muy baja es seleccionada, algunas multiplexaciones externas pueden ser requeridas y este reporte esta en términos del número de deslizamientos que fueron necesarios. 7 RESOLUCIÓN DE CONFLICTOS Los bloques RAM de la FPGA son bloque reales de memoria dual escritura / lectura, que permite acceso simultaneo a la misma celda de memoria por los dos puertos, Cuando un puerto escribe en una posición de memoria dada el otro puerto no puede direccionar la misma posición de memoria. La siguiente lista permite la resolución de este tipo de conflictos Si ambos puertos escriben la misma posición de memoria simultáneamente, considere ese dato como invalido Si uno de los puertos intenta una lectura de una celda que simultáneamente esta siendo escrita, ocurre lo siguiente: o Sucede la escritura o El dato de salida en puerto de escritura refleja el dato escrito exactamente o El dato de salida en el puerto de entrada es invalido Los conflictos no causan ningún daño físico 8 OPERACIONES DE ESCRITURA Y LECTURA En la figura es mostrado en diagrama de tiempos de un bloque sencillo RAM
4 4 En el primer flanco de CLK, ADDR, DI, EN, WE y RST son hechos un muestreo, EN en alto y WE en bajo indican una operación de lectura, el bus DO tiene el contenido de la posición de memoria 0x00 como es indicado por el pin ADDR En el segundo flanco de CLK, WE, ADDR, RST, EN y DI son hechos un muestreo de nuevo. El pin EN y WE están en alto lo que indican una operación de escritura. El bus DO refleja lo que tiene el bus DI y este dato es escrito en la posición de memoria 0x00 como indica ADDR En el tercer flanco de CLK, las entradas son muestreadas EN esta en alto y WE en bajo, lo que indica una operación de lectura. El bus DO tiene el contenido de la posición de memoria 0x7E como lo indica ADDR El cuarto flanco de CLK, las entradas son muestreadas de nuevo, El pin EN es bajo por lo tanto la memoria esta inhabilitada y en DO mantiene el último dato que recibió 9 TIEMPOS DEL PUERTO DUAL La figura muestra un diagrama de tiempo necesario en las operaciones de lectura y escritura El reloj del puerto A tiene un periodo mas largo que el que esta en el puerto B. Los parámetros T BCCS (clock to clock setup) Es mostrado en el diagrama. Todos los otros parámetros son idénticos que en el ejemplo de puerto sencillo, con la única diferencia que el T BCCS es violado en el diagrama T BCCS es de importancia cuando las direcciones de ambos puertos son las mismas y al menos un puerto esta funcionando con operación de escritura cuando el parámetro clock to clock setup es violado por una condición WRITE- WRITE El contenido de la memoria en la posición de memoria será invalido, cuando es una condición WRITE- READ el contenido de la memoria será correcto pero el dato en puerto de lectura será invalido, como el primer flanco de CLKA, La dirección de memoria 0x00 será escrita con el valor 0xAAAA y esta reflejado en el bus DOA, La última operación del puerto B fue leída de la misma posición de memoria, El bus DOB del puerto B no cambia con el nuevo valor del puerto A, y retiene el último valor leído, A corta tiempo después, puerto B ejecuta otra lectura de la posición de memoria 0x00 y ahora el puerto B refleja el nuevo valor del puerto A En el segundo flanco de CLKA, la posición de memoria 0x7E es escrita con el valor 0x9999 y es reflejada en el bus DOA, el puerto B ejecuta una operación de lectura violando el parámetro T BCCS y el puerto B refleja el nuevo valor escrito por el puerto A En el tercer flanco de CLKA, el parámetro T BCCS es violado con dos escrituras en la posición de memoria 0x0F, DOA y DOB reflejan los contenidos de DIA y DIB pero el valor guardado en 0x0F es invalido En el cuarto flanco de CLKA se ejecuta una operación de lectura de la posición de memoria 0x0F pero un dato invalido
5 5 se presenta en DOA, el puerto B también ejecuta una operación de lectura de la posición de memoria 0x0F obteniendo el mismo resultado errado En el quinto flanco de CLKA es una operación de lectura que no viola el parámetro T BCCS previa escritura del puerto B en la posición de memoria 0x0F por lo tanto en DOA se encuéntrale valor anteriormente escrito correctamente por el puerto B. La memoria RAM puede ser simulada con la inicialización de valores utilizando genéricos en cualquier simulador de VHDL O Verilog 10. INICIALIZACIÓN El bloque RAM puede ser inicializado durante la secuencia de configuración del dispositivo,, las 16 propiedades de inicialización de 64 valores hexadecimales cada una para un total de 4096 bits seleccionan la inicialización de cada memoria RAM. Esas propiedades aparecen en la tabla, Cualquier inicialización no selecciona explícitamente como ceros. La inicialización parcial son cadenas llenas de ceros, la Inicialización de cantidades mas grandes que 64 valores hexadecimales generan un error Inicialización en VHDL
6 6
SEMINARIO DE EXTENSIÓN DE ISLD
SEMINARIO DE EXTENSIÓN DE ISLD Sergio Noriega - 2014 OBJETIVOS EL PRESENTE SEMINARIO TIENE COMO OBJETIVO, INTRODUCIR A LOS ALUMNOS AL DISEÑO Y VERIFICACIÓN DE CIRCUITOS DIGITALES COMPLEJOS, EMPLEANDO TÉCNICAS
Más detallesInferencia de Memorias para FPGAs Xilinx
Inferencia de Memorias para FPGAs Xilinx Sergio Lopez-Buedo y Gustavo Sutter {sergio.lopez-buedo, gustavo.sutter}@uam.es 2 Ejemplo: Memorias en Spartan-3 Distributed RAM (y ROM) Construidas con las LUTs
Más detallesElectrónica Digital. Actividad Dirigida. Implementación de un Cronómetro Digital
Electrónica Digital Actividad Dirigida Implementación de un Cronómetro Digital Trabajo a realizar La actividad consiste en la implementación de un cronómetro digital con capacidad de cuenta de minutos
Más detallesTEMA 5.3 SISTEMAS DIGITALES
TEMA 5.3 SISTEMAS DIGITALES TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA 08 de enero de 2015 TEMA 5.3 SISTEMAS DIGITALES Introducción Sistemas combinacionales Sistemas secuenciales TEMA 5.3 SISTEMAS
Más detallesMemoria Externa. Diseño de Sistemas con FPGA Patricia Borensztejn 1er cuatrimestre 2009
Memoria Externa Diseño de Sistemas con FPGA Patricia Borensztejn 1er cuatrimestre 2009 Esto es para que tengan una pequeña idea de cómo hacer un controlador para la memoria externa. Los que necesiten mas
Más detallesDispositivos de Memoria
Práctica No. 2 Dispositivos de Memoria Datos de la práctica Carrera INGENIERIA ELECTRONICA Semestre Grupo Tipo Practica Laboratorio Simulación Fecha Asignatura Unidad Temática No Alumnos por practica 2
Más detallesDISEÑO DE PROCESADORES DEDICADOS. Práctica 6 LCD de Propósito General
DISEÑO DE PROCESADORES DEDICADOS Instituto Politécnico Nacional Práctica 6 LCD de Propósito General Campo 1: Datos Personales. Centro de Innovación y Desarrollo Tecnológico en Cómputo CIDETEC Mayo 2015
Más detallesMódulo 2 n. Figura 2.1. Simbología de un contador
Contadores 2.1. Introducción Los contadores son aplicaciones clásicas de los flip-flop, es un dispositivo electrónico capaz de contar el número de pulsos que llegan a su entrada de reloj. En muchas ocasiones
Más detallesINTRODUCCIÓN A SIMULINK/SYSTEM GENERATOR (XILINX FPGA) C7 Technology 1
INTRODUCCIÓN A SIMULINK/SYSTEM GENERATOR (XILINX FPGA) C7 Technology 1 Algoritmos DSP 2 Implementación Algoritmos DSP Algoritmo DSP Procesadores DSP (AMD, TI) FPGAs Simulink +System Generator + FPGA Software
Más detallesSISTEMAS ELECTRÓNICOS DIGITALES
SISTEMAS ELECTRÓNICOS DIGITALES PRÁCTICA 6 SISTEMA DE ENCRIPTACIÓN 1. Objetivos - Estudio del funcionamiento de memorias RAM y CAM. - Estudio de métodos de encriptación y compresión de datos. 2. Enunciado
Más detallesARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses)
ARQUITECTURA DE COMPUTADORES DESCRIPCIÓN BUS PCI (Tema 1: Conexión Externa de Procesadores. Buses) http:// www.atc.us.es Índice 1. Características bus PCI 2. Señales PCI 3. Transferencias PCI 4. Comandos
Más detallesTitulación: Ingeniería Informática Asignatura: Fundamentos de Computadores. Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía
Más detallesPara implementar una memoria de mayor capacidad se deben considerar los siguientes pasos:
UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO FACULTAD DE INGENIERIA LAB. DISPOSITIVOS DE ALMACENAMIENTO Y DE E/S PREVIO #5 IMPLEMENTACION DE MEMORIAS DE MAYOR CAPACIDAD 1. Investigar los pasos que se deben
Más detallesUNIDADES DE MEMORIA DIGITALES (PARTE 3) MEMORIAS DE ACCESO DIRECTO, ACCESO SECUENCIAL Y ASOCIATIVAS
SISTEMAS ELECTRÓNICOS DIGITALES BLOQUE UNIDADES DE MEMORIA DIGITALES (PARTE 3) MEMORIAS DE ACCESO DIRECTO, ACCESO SECUENCIAL Y ASOCIATIVAS Enrique Mandado Pérez María José Moure Rodríguez MEMORIAS DE ACCESO
Más detallesOrganización de Computadoras Apunte 5: Circuitos Lógicos Secuenciales
Organización de Computadoras 2003 Apunte 5: Circuitos Lógicos Secuenciales Introducción: En el desarrollo de los sistemas digitales es fundamental el almacenamiento de la información, esta característica
Más detallesTema 4 Microprocesador MCF5282: Hardware
Tema 4 Microprocesador MCF5282: Hardware Curso 2010/11 Índice 1. Introducción 2. Descripción general de los terminales 3. Módulo de interfaz externo (EIM) 4. Módulo de generación de chip-selects (CS) 5.
Más detallesUNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López.
UNIVERSIDAD CARLOS III DE MADRID Ejercicios de VHDL Circuitos Integrados y Microelectrónica Luis Entrena Celia López Mario García Enrique San Millán Marta Portela Almudena Lindoso Problema 1 Se pretende
Más detallesOrganización n del Computador 1. Lógica Digital 2 Circuitos y memorias
Organización n del Computador Lógica Digital 2 Circuitos y memorias Circuitos Secuenciales Circuitos combinatorios Funciones ooleanas El resultado depende sólo s de las entradas También n necesitamos circuitos
Más detallesArquitectura del Procesador I
Arquitectura del Procesador I PRACTICO Nº 2 Circuitos Secuenciales Ejercicio 21 (a): Se necesita crear un circuito que divida por 3 una frecuencia de reloj. Si consideramos que el funcionamiento de todo
Más detallesTutoría 2. Banco de memoria de 8 y 16 bits (8086)
Tutoría 2. Banco de memoria de 8 y 16 bits (8086) RESUMEN Cuando el procesador opera en modo mínimo, éste genera las señales de control para la memoria y los dispositivos de E/S. [1, pág. 292]. Para utilizar
Más detallesplacas de prototipado (i) Material docente en los laboratorios de la Facultad de Informática Diseño Automático de Sistemas
1 Material docente en los laboratorios de la Facultad de Informática Diseño Automático de Sistemas José Manuel Mendías Cuadros Dpto. Arquitectura de Computadores y Automática Universidad Complutense de
Más detallesLab 6. Cuádruple registro de 16 bits y 3 puertos E/S
Lab 6 Cuádruple registro de 16 bits y 3 puertos E/S Objetivo: Codificar en VHDL y verificar el funcionamiento de un registro de cuatro palabras y de las operaciones de lectura y escritura sobre el mismo.
Más detallesGuía Electronic Workbench
Guía Electronic Workbench Se trata de un programa para la simulación circuitos electrónicos digitales y analógicos. En la Figura 1 se muestra el área de trabajo, es decir el lugar donde debe diseñarse
Más detallesDispositivos Lógicos Programables
Dispositivos Lógicos Programables Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Indice Tecnologías de implementación de circuitos programables Circuitos
Más detallesMemoria y Entrada/Salida Tecnología Organización - Expansión
Universidad Simón Bolívar Departamento de Electrónica y Circuitos EC2721 Arquitectura del Computador I Prof. Osberth De Castro Clase 05 Memoria y Entrada/Salida Tecnología Organización - Expansión La memoria
Más detallesTARJETA DE DESARROLLO DE SISTEMAS CON TECNOLOGÍA FPGA.
TARJETA DE DESARROLLO DE SISTEMAS CON TECNOLOGÍA FPGA. Características Técnicas: FPGA de Xilinx XC2S400E ISP PROM XC18V04 Memoria RAM estática: 2Mbytes Memoria FLASH: 4 Mbytes Temperatura de almacenamiento:
Más detalles2. PANTALLA ALFANUMÉRICA DE LCD (HITACHI HD44780U)
2. PANTALLA ALFANUMÉRICA DE LCD (HITACHI HD44780U) Este controlador de la casa Hitachi se usa para mostrar caracteres alfanuméricos en paneles LCD de matriz pasiva (los típicos que se pueden encontrar
Más detallesTEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES
TEMA 11 MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES 1 CLASIFICACIÓN SEGÚN SU TECNOLOGÍA 2 PARAMETROS FUNDAMENTALES DE LAS MEMORIAS Modo de acceso: Aleatorio (RAM, Random Access Memory) Serie Alterabilidad
Más detallesObjetivos. Instituto Tecnológico de Costa Rica Escuela de Ingeniería Electrónica I SEMESTRE 2007. Contenido del Curso EL FLUJO DE DISEÑO O DIGITAL
Objetivos OBJETIVO GENERAL Laboratorio de Diseño o de Sistemas Digitales EL-3312 Diseñar, simular, sintetizar e implementar sistemas digitales usando lenguajes de alto nivel para la descripción de hardware
Más detallesMÓDULO Nº8 MEMORIAS SEMICONDUCTORAS
MÓDULO Nº MEMORIAS SEMICONDUCTORAS UNIDAD: LÓGICA PROGRAMABLE TEMAS: Concepto de Memoria. Memorias RAM. Memorias ROM. OBJETIVOS: Entender la diferencia entre lógica cableada y lógica programable. Explicar
Más detallesLa memoria del ordenador
La memoria del ordenador Alberto Molina Coballes David Sánchez López Fundamentos de Hardware Diciembre 2011 La memoria Desde el punto de vista informático, memoria es todo dispositivo que es capaz de:
Más detallesLa Herramienta Redmine para la Administración de Proyectos
La Herramienta Redmine para la Administración de Proyectos 13. Administración y utilización de la funcionalidad de seguimiento de peticiones en Redmine Mag. José Eduardo Rodríguez Esquivel jose.rodriguez@ecci.ucr.ac.cr
Más detallesUniversidad Carlos III de Madrid Electrónica Digital Ejercicios
1. Dibuje el esquema de transistores de una puerta lógica que realice la función lógica f = ab(c+d) a) en tecnología NMOS b) en tecnología CMOS 2. El circuito que aparece en la figura pertenece a la familia
Más detallesCapítulo 3. Diseño del reverberador.
Capítulo 3. Diseño del reverberador. Como se especificó anteriormente, para el diseño del reverberador por convolución se pretende utilizar un dispositivo FPGA. Un arreglo de compuertas programable en
Más detallesLa Unidad de Memoria y su
La Unidad Memoria y su conexión n al µp Forma en el que el µp realiza una operación escritura A15-A0 µp µp D7-D0 3 3 1 1 2 2 Chip Memoria MEM Bus Direcciones 16 16 bits bits Bus Datos Decodificación Decodificación
Más detallesIntroducción a los Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal
Introducción a los Dispositivos Lógicos Programables (FPGAs) Guillermo Güichal www.emtech.com.ar Temario Introducción Circuitos Digitales FPGAs Flujo y Herramientas de Diseño Diseño para Síntesis Simulación
Más detallesPRÁCTICA 4. CONTADORES
PRÁCTICA 4. CONTADORES 1. Objetivo En esta práctica se va a estudiar el funcionamiento de los circuitos secuenciales, tomando como ejemplo varios contadores. 2. Material necesario La práctica se realizará
Más detallesTema 0. Introducción a los computadores
Tema 0 Introducción a los computadores 1 Definición de computador Introducción Máquina capaz de realizar de forma automática y en una secuencia programada cierto número de operaciones sobre unos datos
Más detallesITT-327-T Microprocesadores
ITT-327-T Microprocesadores Temporizador Programable (PIT) 8254. Temporizador/Contador Programable (PIT) 8254. Es un contador/temporizador programable diseñado para trabajar con los sistemas de microcomputadores.
Más detallesFPGAs. Susana Borromeo Área de Tecnología Electrónica. Diseño de Sistemas Electrónicos. 2014/2015. Metodología de Diseño. Características generales
FPGAs Susana Borromeo Área de Tecnología Electrónica Esquema Conceptos generales Dispositivos Lógicos Programables FPGAs Metodología de Diseño VHDL Características generales VHDL Comportamental y Estructural
Más detallesCircuitos secuenciales
Circuitos secuenciales Miguel Ángel Asensio Hernández, Profesor de Electrónica de Comunicaciones. Departamento de Electrónica, I.E.S. Emérita Augusta. 06800 MÉRIDA. Características de los circuitos secuenciales
Más detallesUnidad de conexión de encoder S.S.I. CJ1W-CTS21. Introducción Hardware Conexionado Puesta en marcha Configuración Operación
Guía Rápida Unidad de conexión de encoder S.S.I. CJ1W-CTS21 Puesta en marcha Configuración Operación Guía Rápida : Especificaciones Tratamiento de errores OMRON ELECTRONICS, S.A. Autor: Alvaro Sáez 1.
Más detallesSistemas Electrónicos Industriales II EC2112
Sistemas Electrónicos Industriales II EC2112 PROF. JULIO CRUZ DEPARTAMENTO DE ELECTRÓNICA TRIMESTRE ENERO-MARZO 2009 SECCIÓN 2 Previamente Estructura general de un sistema secuencial Ejercicio Clase 6
Más detallesPráctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017
Práctica de Arquitectura de Computadores Sistemas de Entrada/Salida: Entrada/Salida Programada Curso 2016/2017 Antonio Pérez Ambite Santiago Rodríguez de la Fuente Departamento de Arquitectura y Tecnología
Más detallesTEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA
TEMA 12: MEJORA DE LAS PRESTACIONES DE LA MEMORIA PRINCIPAL. 1. Introducción. 2. Aumentar el ancho de la memoria. 3. Memoria entrelazada. 4. Bancos de memoria independientes. 5. Tecnología de las memorias.
Más detallesMemorias ROM: FPGA-VHDL Cómo???
Memorias ROM: FPGA-VHDL Cómo??? Nota Técnica 03 Cristian Sisterna Introducción Básicamente hay dos formas de que una memoria ROM sea implementada en un FPGA a partir del código VHDL: - Deduciendo la memoria
Más detallesSistemas Informáticos. Estructura Funcional
Módulo: Fundamentos del Hardware Editorial: RA-MA Autores: Juan Carlos Moreno y Juan Serrano Sistemas Informáticos. Estructura Funcional TEMA 1 INDICE 1.1. Introducción a los Sistemas Informáticos 1.1.1.
Más detallesCircuitos Lógicos Secuenciales. Figura 36. Circuito lógico secuencial. Actividad de apertura. Circuitos lógicos secuenciales.
Circuitos Lógicos Secuenciales UNIDAD 3 Como recordaras en la unidad pasada vimos los circuitos combinacionales, en estos las salidas solo dependen del valor de las entradas. A diferencia de los circuitos
Más detallesCAPITULO 5 GENERADOR DIGITAL DE TREN DE PULSOS PROGRAMABLE
CAPÍTULO B. GENERADOR DIGITAL DE TREN DE PULSOS PROGRAMABLE CAPITULO 5 GENERADOR DIGITAL DE TREN DE PULSOS PROGRAMABLE CONTENIDO 5.1 Introducción. 5.2 Diseño de un generador digital de tren de pulsos programable
Más detallesMICROCONTROLADORES PIC
MICROCONTROLADORES PIC LOS TIMER DE LOS 16F87x TEMA EL TIMER 1 CCFF D.P.E. MÓDULO DE PROYECTOS 1 Diagrama de Bloques del TIMER1 CCFF D.P.E. MÓDULO DE PROYECTOS 2 INTRODUCCIÓN El módulo TIMER1 es un temporizador/contador
Más detallesPractica No. 1 Circuitos Secuenciales
Practica No. 1 Circuitos Secuenciales Objetivo: Conocer la estructura y características de la tarjeta de dispositivos lógicos programables TerasIC proporcionada a los alumnos, el software de operación
Más detallesARQUITECTURA DEL PIC16F84A
ARQUITECTURA DEL PIC16F84A Arquitectura interna del PIC16F84A CPU ALU Decodificador de Instrucciones - Buses Registro de trabajo W PC Contador de Programa Organización de la memoria Memoria de Programa
Más detallesLaboratorio - Organización de la CPU
Arquitectura de Computadoras - Edición 2017 Laboratorio - Organización de la CPU Objetivos Ejercitar conceptos vistos en el curso sobre diseño de circuitos digitales. Familiarizarse con el funcionamiento
Más detallesMEMORIA CACHÉ PRINCIPIOS BASICOS
MEMORIA CACHÉ PRINCIPIOS BASICOS El objetivo de la memoria cache es lograr que la velocidad de la memoria sea lo mas rapida posible, consiguiendo al mismo tiempo un tamaño grande al precio de memorias
Más detallesLECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS
LECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS 1. DISPOSITIVOS SECUENCIALES Los circuitos biestables son aquellos que poseen dos estados estables que se pueden mantener por tiempo indefinido, lo que nos
Más detallesINSTITUTO TECNOLOGICO DEL MAR, Mazatlán
INSTITUTO TECNOLOGICO DEL MAR, Mazatlán APUNTES DE LA MATERA DE: MICROPROCESADORES I DEPARTAMENTO DE INGENIERIA ELECTRONICA PROF: ING: RUFINO J. DOMINGUEZ ARELLANO 1.1. CARACTERISTICAS DE LA FAMILIA 51
Más detallesMODULO ANALOGICO REMOTO
MODULO ANALOGICO REMOTO ENTRADAS Y SALIDAS REMOTAS EN PLC MODICOM En diversas aplicaciones de automatización con PLCs, ya sea por razones de lograr la supervisión totalmente integrada de una planta o simplemente
Más detallesCuatro Tipos de Flip-Flop en la GAL22V10
Cuatro Tipos de Flip-Flop en la GAL22V10 Un método para eliminar los estados transitorios inestables en el diseño de circuitos digitales secuenciales es el uso de flip-flops disparados por flanco, esto
Más detallesSistema Cache. Técnicas Digitales III Ing. Gustavo Nudelman Universidad Tecnológica Nacional - Facultad Regional Buenos Aires
Sistema Cache Técnicas Digitales III Ing. Gustavo Nudelman 2012 RAM dinámica Almacena un bit como una capacidad espuria en un transistor La necesidad de conservar la carga y la lectura destructiva obliga
Más detallesTARJETA DE DESARROLLO DE SISTEMAS CON TECNOLOGÍA FPGA.
TARJETA DE DESARROLLO DE SISTEMAS CON TECNOLOGÍA FPGA. Características Técnicas: FPGA de Xilinx XC3S400 ó XC3S1000 ISP PROM XCF02S ó XCF04S Memoria RAM estática: 2Mbytes Memoria FLASH: 4 Mbytes Temperatura
Más detallesIng. Jose Luis Apaza Gutierrez MEMORIAS. Un elemento de memoria es aquel elemento capaz de almacenar un estado durante un tiempo determinado.
LABORATORIO # 9 Realización: MEMORIAS 1. OBJETIVOS Comprender la función del bus de datos, direcciones y las líneas de control lectura(read), escritura(write) y selección de chip (CS) en una menoria RAM.
Más detallesOrganización lógica Identificación de bloque
Cómo se encuentra un bloque si está en el nivel superior? La dirección se descompone en varios campos: Etiqueta (tag): se utiliza para comparar la dirección requerida por la CPU con aquellos bloques que
Más detallesElectrónica Digital II
Electrónica Digital II TIPOS DE MEMORIAS MEMORIA DDR MEMORIA DDR2 MEMORIA DDR3 COMPARACIÓN TIEMPOS DE ACCESO TIPOS DE LATENCIAS RAS CAS ACTIVIDAD PRECARGA TIPOS DE CONFIGURACIONES SINGLE CHANNEL DUAL CHANNEL
Más detallesPuerto Paralelo Bidireccional.
Puerto Paralelo Bidireccional. Introducción. n. De acuerdo al estandar IEEE 1284-1994,existen 1994,existen 5 modos de transferencia de datos. Cada uno provee un método m de pasar datos entre la PC y el
Más detallesOrganización del Computador 1 Lógica Digital 2: circuitos y memor
Organización del Computador 1 Lógica Digital 2: circuitos y memorias Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires Septiembre 2009 Circuitos secuenciales
Más detallesTema. Memorias y dispositivos programables. Departamento de Tecnología Electrónica Universidad de Sevilla
Tema Memorias y dispositivos programables Contenidos Memorias: Conceptos y clasificación de memorias Función y jerarquía en un computador Memorias semiconductoras de acceso directo Expansión de memorias
Más detallesMEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
Más detallesCurso a Distancia INTRODUCCIÓN AL DISEÑO DIGITAL CON VHDL Y LÓGICA PROGRAMABLE. Ing. Arturo J. Miguel de Priego Paz Soldán.
Curso a Distancia INTRODUCCIÓN AL DISEÑO DIGITAL CON VHDL Y LÓGICA PROGRAMABLE Ing. Arturo J. Miguel de Priego Paz Soldán www.tourdigital.net Chincha, Perú 30 de octubre de 2008 Capítulo 4 DESCODIFICADORES
Más detallesIntroducción a VHDL. Sistemas digitales UTM-2006 JJVS
Introducción a VHDL Sistemas digitales UTM-2006 JJVS Surgimiento de VHDL Necesidad de nuevos métodos ya que los clásicos (esquemáticos), llegan a ser ineficientes en diseños de altas escalas de integración.
Más detallesSistemas Digitales Trabajo Práctico 2. Voltímetro digital con salida VGA
Sistemas Digitales - 66.17 Trabajo Práctico 2 Voltímetro digital con salida VGA Sistemas Digitales - 66.17 Facultad de Ingeniería - UBA 2 1. Objetivo El objetivo del presente Trabajo Práctico consiste
Más detallesControladores de memoria externa
Memoria Externa RAM estática / Flash NOR (baja capacidad) Buses sin multiplexar. Interfaz «estándar», compatible con otros periféricos. Flash NAND (alta capacidad) Acceso secuencial. Sin bus de direcciones.
Más detallesControlador de Interrupciones (Versión programable) Manual de Usuario
Controlador de Interrupciones (Versión programable) Manual de Usuario Índice de contenido 1. Características...2 2.Descripción general...3 3.Descripción funcional...3 4.Estructura Interna...4 4.1 Bloque
Más detallesPractica 1 (3.5 %) 1. Realice el diseño y montaje de un R_S discreto activo en bajo.
TITULO : Biestables, Monoestables y Astables 1.-Objetivos: Practica 1 (3.5 %) Estudiar y analizar el comportamiento de los biestables asíncronos y sincronos. Realizar montajes con diferentes tipo de Monoestables.:
Más detallesLABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO
LABORATORIO DE ARQUITECTURA DE COMPUTADORES. I. T. I. SISTEMAS / GESTIÓN GUÍA DEL ALUMNO Práctica 3: Memorias Objetivos Comprender qué es y cómo funciona un banco de registros Comprender cómo se realiza
Más detallesPráctica 9. Organización del Computador 1 2do. Cuatrimestre de 2005
Práctica 9 Organización del Computador 1 2do. Cuatrimestre de 2005 Aclaración: Tiempo bus es el tiempo de bus requerido para transferir un buer (de un dispositivo) desde o hacia memoria principal según
Más detallesTema 3 - Bloques lógicos
Tema 3 - Bloques lógicos Los bloques lógicos son combinaciones de puertas lógicas (AND, OR, NOT ) que realizan distintas funciones lógicas. Los distintos bloques lógicos que vamos a describir son formalizaciones
Más detallesBiestables. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid
Biestables Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Circuitos digitales y microprocesadores Entradas Funciones de salida Salidas Funciones de estado
Más detallesLa Máquina de Acceso Aleatorio (Random Access Machine)
La Máquina de Acceso Aleatorio (Random Access Machine) Nuestro modelo de cómputo secuencial es la máquina de acceso aleatorio (RAM, Random Access Machine) mostrada en la Figura 2.1, y que consiste de:
Más detallesDigital III. El Microprocesador i80c86
Digital III El Microprocesador i80c86 Pinout del Microprocesador i80c86 ADDRESS / DATA Bus Oscilador a Cristal Decodificador de Instrucciones & Unidad de Control Bus de direcciones / Datos (Multiplexado)
Más detallesEL BUS I2C CARACTERISTICAS. Fernando Remiro
CARACTERISTICAS Fernando Remiro 1 CARACTERÍSTICAS Utiliza 2 líneas para transportar la información entre los distintos periféricos conectados al bus SDA (datos) SCL (reloj) Cada dispositivo se identifica
Más detallesTrabajo práctico 2. Contadores
Universidad Austral de Chile Facultad de Ciencias de la Ingeniería Trabajo práctico 2. Contadores Sistemas Lógicos Binarios ELEL-170 Integrantes: Fernando Nanco Andrés Sánchez Juan Luis Almendras Profesor:
Más detallesTema 4. Organización de la memoria
Tema 4 Organización de la memoria 1 ARQUITECTURA DEL PIC16F84 Tema 4. Organización de la memoria Memoria de programa tipo ROM Flash de 1024 registros de 14 bits Memoria de datos dividida en dos áreas:
Más detallesArquitectura de Computadoras Practica No. 1 Circuitos Secuenciales
Arquitectura de Computadoras Practica No. 1 Circuitos Secuenciales Objetivo: Conocer la estructura y características de la tarjeta de los dispositivos lógicos programables que se dispone en el laboratorio,
Más detalles2).Diseñar los circuitos cuyas tablas de estados son las siguientes:
EJERCICIOS Tema 7 Ejercicios Síncronos 1) Deduce las tablas de estado que se correponden con los siguientes diagramas de estado. 2).Diseñar los circuitos cuyas tablas de estados son las siguientes: 0 1
Más detallesLaboratorio 4: Uso de una FPGA
Laboratorio 4: Uso de una FPGA Objetivos: Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que será usada en el laboratorio, y los cuidados y recomendaciones para evitar
Más detallesSoluciones a los problemas impares. Tema 5. Memorias. Estructura de Computadores. I. T. Informática de Gestión / Sistemas
Tema 5. Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 28-29 Tema 5 Hoja: 2 / 36 Tema 5 Hoja: 3 / 36 Base teórica La memoria es el lugar en
Más detallesTema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA. J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0
Tema: MAPAS DE MEMORIA: LÓGICA DE SELECCIÓN, GESTIÓN Y ORDENACIÓN DE LA MEMORIA J. Luis Lázaro, J. Jesús García "MAPA DE MEMORIA" 0 MAPA DE MEMORIA Mapa de memoria Memoria que es capaz de direccionar un
Más detallesCircuitos Secuenciales: concepto de estado
Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
Más detallesT7-SISTEMAS SECUENCIALES
Circuitos ecuenciales 1 T7-ITEMA ECUENCIALE Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. ecuenciales, aquellos cuyas
Más detallesPractica 9 Estilos de codificar a estados FCE
Practica 9 Estilos de codificar a estados FCE2015-04-07 Parte 1. Diagramas de estado con VHDL Parte2. Cartas ASM con VHDL Introducción En el diseño de sistemas digitales, una parte importante es poder
Más detallesFrecuencia Máxima de un Sistema Digital Sincrónico (Básico)
Frecuencia Máxima de un Sistema Digital Sincrónico (Básico) Nota Técnica 8 Cristian Sisterna Introducción Comúnmente se expresa que un sistema puede funcionar satisfactoriamente a 100MHz, o a 133MHz o
Más detallesITT-327-T Microprocesadores
ITT-327-T Microprocesadores Controlador de Interfaz Paralelo Programable (PPI) 8255. Controlador de Interfaz Paralelo Programable (PPI) 8255. Es un periférico programable de E/S de aplicación general,
Más detallesEl tamaño, estructura, número de bloques y la cantidad y conectividad de las conexiones varian en las distintas arquitecturas.
Que es una FPGA? Las FPGA s (Field Programmable Gate Array) Son dispositivos lógicos de propósito general programable por los usuarios, compuesto de bloques lógicos comunicados por conexiones programables.
Más detallesSistema de Gestión de Aplicaciones Implementadas en FPGAs
Sistema de Gestión de Aplicaciones Implementadas en FPGAs Ledo Bañobre, R. 1, Losada Sampayo, A. 1, Álvarez Ruiz de Ojeda, J. 1 1 Departamento de Tecnología Electrónica, Escuela Técnica Superior de Ingenieros
Más detallesDepartamento de Ingeniería Electrónica. Universidad de Sevilla Asignatura: Laboratorio de Microelectrónica Digital. Escuela Superior de Ingenieros
Escuela Superior de Ingenieros Universidad de Sevilla Departamento de Ingeniería Electrónica Versión 1.2. 3 de Marzo de 2008 Práctica 3 LABORATORIO DE MICROELECTRÓNICA Jonathan N. Tombs Fernando Muñoz
Más detallesEVOLUCIÓN HISTÓRICA DE LOS µp
EVOLUCIÓN HISTÓRICA DE LOS µp El primer procesador fue inventado por los Babilonios en el año 500 ac En 1642 se perfeccionó la primera calculadora por Blas Pascal A mediados del siglo pasado se inventaron
Más detallesESTRUCTURA BÁSICA DEL µc AT89C51
Desde mediados de la década de los 80 s gran parte de los diseños basados en la automatización (electrodomésticos, sencillas aplicaciones Industriales, instrumentación medica, control numérico, etc.) utilizaban
Más detallesRegistros de desplazamiento
Registros de desplazamiento Definición de registro de desplazamiento básico Tipos de registro de desplazamiento Configuraciones específicas Aplicaciones más típicas VHDL Ejercicio propuestos Definición
Más detallesPráctica 5. Generadores de Señales de Reloj y Flip-flops
5.1 Objetivo Práctica 5 Generadores de Señales de Reloj y Flip-flops El alumno conocerá y comprobará el funcionamiento de dispositivos empleados en la lógica secuencial y dispositivos con memoria basados
Más detalles