Puerto Paralelo Bidireccional.

Tamaño: px

Comenzar la demostración a partir de la página:

Download "Puerto Paralelo Bidireccional."

Patricia Márquez Luna
hace 6 años
Vistas:

1 Puerto Paralelo Bidireccional.

2 Introducción. n. De acuerdo al estandar IEEE ,existen 1994,existen 5 modos de transferencia de datos. Cada uno provee un método m de pasar datos entre la PC y el periférico rico (directa) y entre el periférico rico y la PC (inversa); o de manera bidireccional (half duplex). Los modos definidos son: Sólo en sentido directo: o Modo de Compatibilidad: Es el modo de operación n usado por la PC original. La interfase opera de acuerdo a la especificación Centronics con los datos enviados solamente por la PC al dispositivo externo. Modo de dirección n inversa: o Modo Nibble: : 4 bits a la vez usando las líneas l de estado (Status) para datos (Hewlett Packard Bi-tronics tronics) o Modo de Octeto (Byte( Mode): : 8 bits a la vez usando las líneas l de datos, a veces nombrado como puerto bidireccional.

3 Bidireccional: o EPP (Enhanced( Parallel Port): : Puerto Paralelo Extendido, usado principalmente para periféricos ricos que no son impresoras, como CD- ROM, Adaptadores de Red, etc. La circuitería permite que las líneas l de control del puerto paralelo protocolo de apretón n de manos sean redefinidos y así implementar un canal de datos bidireccional de 8 bits usando las líneas l de datos. o Modo ECP (Extended Capability Port ). Puerto de Capacidades Extendidas, usado principalmente por impresoras recientes y scanners. Este modo requiere circuitería bastante compleja y usa las líneas l de datos del puerto paralelo como un bus bidireccional de 8 bits llevando tanto datos como direcciones.

4 Puerto de Capacidades Extendidas (ECP). Un puerto paralelo que soporta el modo ECP (Extended Capabilities Port) ofrece un rendimiento más m s alto y mejor soporte para comunicaciones bidireccionales de propósito general. En el modo ECP, a diferencia de los modos Nibble y Byte,, la interfase no tiene que cambiar los modos cuando la dirección n del flujo de datos entre el host y periférico rico cambia. Después s de la negociación n con el modo ECP, la interfase opera con transferencias de datos hacia adelante (forward)) (esto es, el host envía a datos al periférico). rico). Las transferencias de datos hacia adelante están n coordinadas un apretón n de manos entrelazado (interlocked( interlocked). El host jala HostClk a bajo para indicar que un dato nuevo esta disponible. Al ver el reconocimiento, el host pone HostClk de regreso a alto, y el periférico rico completa la secuencia de transferencia jalando PeriphAck de regreso a bajo cuando esta listo para aceptar otro byte.

5 Diagrama de tiempos para los ciclos de datos y comando hacia adelante del modo ECP

6 Diagrama de tiempos para ciclos de bus de escritura-direcci dirección n y lectura-datos para EPP

7 Ventajas y Desventajas del EPP. La operación n en modo EPP es particularmente ventajosa para laptops,, las cuales tienen poco espacio para conectores múltiples m en su panel trasero, pero con frecuencia necesitan transferir grandes volúmenes de datos a o desde dispositivos externos. La desventaja de un puerto compatible EPP es que la circuitería es más m s compleja que para un puerto paralelo simple y el software del manejador de bajo nivel es también n más m s complejo. No obstante, con el nivel alto de integración n de circuitos actualmente disponible y el volumen de mercado para las PC's,, los beneficios de EPP exceden los costos.

8 Modo EPP El protocolo EPP fue originalmente desarrollado por Intel, Xircom y Zenith Data Systems,, como una manera de obtener un puerto paralelo de alta resolución n totalmente compatible con el puerto paralelo standard.. Esta capacidad fue implementada por Intel en el procesador 386SL. El protocolo EPP ofreció muchas ventajas a los fabricantes de periféricos ricos que utilizaban puertos paralelos y fue rápidamente r adoptado por muchos de ellos. Una asociación n de 80 fabricantes se unió para el desarrollo de este protocolo, esta asociación n se llamo el Comité EPP. Este protocolo fue desarrollado antes de la aparición n de la norma IEEE 1284, por lo tanto hay una pequeña diferencia entre el anterior EPP y el nuevo EPP después s de la norma.

9 El protocolo EPP realiza cuatro ciclos de transferencia: Ciclo de escritura de datos Ciclo de lectura de datos Ciclo de escritura de direcciones Ciclo de lectura de direcciones Los ciclos de datos están n pensados para transferir datos tanto al ordenador como al periférico. rico. Los ciclos de direcciones son usados para transferir direcciones, canales, comandos e información n de control.

10 SEÑAL SPP NOMBRE In/Out DESCRIPCIÓN STROBE WRITE OUT Inactivo indica una operación de escritura. Activo un ciclo de lectura. AUTOFEED DATASTB OUT Inactivo Operación de lectura o escritura de datos que esta en proceso. SELECTIN ADDRSTB OUT Inactivo Operación de lectura o escritura de direcciones, que esta en proceso. INIT RESET OUT Inactivo resetea periférico ACK INTR IN El periférico genera una interrupción al ordenador BUSY WAIT IN Inactivo indica OK para comenzar el ciclo Activo indica OK para finalizar el ciclo D[8:1 AD[8:1 BI-DI Fluyen bi-direccionalmente direcciones y datos PE definido por usuario IN Diferentes usos según periférico SELECT definido por usuario IN Diferentes usos según periférico ERROR definido por usuario IN Diferentes usos según periférico

12 Fases de transmisión n de ciclo de escritura de datos: El programa ejecuta un ciclo de escritura E/S al puerto 4 (Puerto de datos EPP). La línea l WRITE indica la salida de datos hacia el puerto paralelo. Se confirma el DataStrobe ya que el canal WAIT esta desactivado. El puerto de reconocimiento desde el periférico. rico. El DataStrobe se desconecta y finaliza el ciclo EPP. El ciclo ISA E/S finaliza. El canal WAIT es desactivado para indicar que el próximo ciclo puede comenzar.

13 Una de las mas importantes características es que la transferencia de datos ocurre en un ciclo ISA E/S. El resultado es que mediante el uso del protocolo EPP para la transmisión n de datos un sistema puede mejorar los ratios de transmisión n desde 500 K hasta 2Mbytes por segundo, de esta manera los periféricos ricos de puertos paralelos pueden operar tan eficientemente como un periférico rico conectado directamente a la placa. En la anterior figura el canal DataStrobe puede ser conectado a causa de que el canal WAIT esta desactivado, el canal WAIT se desactiva en e respuesta a un canal DataStrobe conectado, un canal DataStrobe se desactiva en respuesta a que un canal WAIT esta siendo desconectado. Un canal WAIT se conecta en respuesta a un canal DataStrobe esta siendo desconectado, de esta manera el periférico rico puede controlar el tiempo de inicialización n requerido para su operación. Esto se hace de la siguiente manera: el tiempo de inicialización n es el que transcurre desde la activación del canal DataStrobe a la desactivación n del canal WAIT, los periféricos ricos son los encargados de controlar este tiempo. Al empezar la transmisión n el canal DataStrobe o el AddStrobe se activaría según n el estado de la señal WAIT. Esto significa que el periférico rico puede que no espera el comienzo de un ciclo al tener desactivado el canal WAIT.

14 La siguiente figura muestra un ejemplo de un ciclo de lectura de direcciones:

Documentos relacionados

EL PUERTO PARALELO. Puertos de Entrada / Salida (E/S) Aspectos generales

EL PUERTO PARALELO. Puertos de Entrada / Salida (E/S) Aspectos generales EL PUERTO PARALELO Aspectos generales Puertos de Entrada / Salida (E/S) Los puertos de E/S se constituyen en el medio por el cual el microprocesador de un computador se comunica con su entorno. Existen