Signo Exponente Mantisa. b) (6ptos) Qué números representan en este sistema: 0x0000 y 0x0FFB?

Transcripción

1 Organización del Computador I - Primer Parcial - Segundo Cuatrimestre 2010 Este examen se aprueba obteniendo al menos 65 puntos. El parcial es a libro abierto, con lo cual se puede utilizar todo lo definido en las prácticas y todo lo que se dió en clase, colocando referencias claras. Las soluciones a ejercicios de la práctica que se utilicen deben ser transcriptas. ustifique todas sus respuestas. Ejercicio 1 ejercicio1.tex (25 puntos) Sea la siguiente codificación de números de punto flotante de 13 bits. El exponente est en notación exceso 31 de 6 bits. La mantisa ocupa 6 bits y está normalizada con 1. implícito. Signo, exponente y mantisa se presentan en el siguiente orden: Se pide, justificando cada respuesta: Signo Exponente Mantisa a) (7ptos) Exponentes mínimo y máximo representables. b) (6ptos) Qué números representan en este sistema: 0x0000 y 0x0FFB? c) (6ptos) Dar el rango de todos los números representables. d) (6ptos) Qué números reales propone dejar de representar para codificar el ±0, y el ±? Solución de María Elena Buemi & uan Pablo Galeotti. (1/10/2010) 1. El exponente ocupa 6 bits. Por lo tanto, hay 2 6 = 64 numerales distintos. El numeral representa en codificación exceso a 31 el número 31, mientras que el numeral representa en la misma codificación = 32. Por lo tanto, el exponente mínimo será mín= 31, mientras el máximo será máx = Qué números representan en este sistema: 0x0000 y 0x0FFB 0 signo exponente mantisa exponente: el numeral representa el número 31 mantisa: el numeral , agregando el 1. ímplicito representa el número 1 Entonces, el 0x0000 representa 1, = signo exponente mantisa exponente: el numeral representa el número 32 mantisa: el numeral , agregando el 1. ímplicito, representa el número (1, ) 2 = = 1, Entonces, el 0x0FFB representa 1, Dar el rango de todos los números representables. Mayor número positivo representable: El exponente más grande que puedo representar con codificación exceso a 31 de 6 bits es 32. La mantisa más grande que puedo representar con 6 bits y 1. ímplicito e s (1, ) 2 = = 1, Por lo tanto, el número positivo más grande que puedo representar es +1, Menor número positivo representable: El menor exponente que puedo representar con codificación exceso a 31 de 6 bits es 31. La mantisa más grande que puedo representar con 6 bits y 1. ímplicito e s (1, ) 2 = 1. Por lo tanto, el número positivo más chico que puedo representar es +1,

2 Mayor número negativo representable: El número negativo más grande es igual al al inverso aditivo del menor número positivo. Por lo tanto, el número negativo más chico que puedo representar es 1, Menor número negativo representable: El número negativo más chico es igual al al inverso aditivo del mayor número positivo. Por lo tanto, el número negativo más chico que puedo representar es 1, Por lo anterior, el rango de números representables es igual a : [ 1, , 1, ] [+1, , +1, ] 4. Podemos elegir usar las magnitudes más pequeñas para representar el ±0. Por lo tanto retiramos de la codificación los números ±1, codificación significado Para codificar el ±INF podemos usar las magnitudes más grandes. En este caso se deja de representar los números ±1, codificación significado Inf Inf Ejercicio 2 ejercicio2.tex (25 puntos) Sea el siguiente circuito formado por 4 flip-flops. Suponiendo que inicialmente todos los flip-flops almacenan el valor 0, indicar qué secuencia de valores toman las salidas Q 1,... Q 4 por cada tick del reloj. Q 1 Q 2 Q 3 Q 4 Q 1 Q 2 Q 3 Q 4 Solución de Francisco García Eijó. (Segundo Cuatrimestre del 2010) Este ciclo se repite infinitamente. Tiempo Q1 Q2 Q3 Q4 t t t t

3 Ejercicio 3 ejercicio3.tex (25 puntos) Considere el siguiente programa escrito para la arquitectura Orga1. main: iter: fdec: MOV R0, [[iter]] CALL fdec NE main DW 0x0001 SUB R0, 0x0001 RET a) (10ptos) Ensamble el programa. Cuál es el valor de las etiquetas asumiendo que el programa se carga en memoria a partir de la dirección 0x0000? b) (10ptos) Realice el seguimiento de las primeras 6 instrucciones. Asumiendo que los registros y el resto de la memoria están inicializados en 0; es 0 y SP es 0xFFEF. c) (5ptos) Cambiará el resultado del seguimiento realizado si la primera instrucción fuera: MOV R0, iter? Solución de Daniel A. Ciolek. (Segundo cuatrimestre del 2010) a) b) dirección longitud codificación 0x pal main: MOV R0, [[0x0005]] x pal CALL 0x0006 B x pal NE 0xFB F9FB 0x pal iter: DW 0x x pal fdec: SUB R0, 0x x pal RET C000 Flags Instrucción fetch SP [SP+1] IR Z C V N (en bits) operand Deco. y Ejecución FFEF MOV R0,[[0x0005]] R0 := FFEF 0000 B CALL 0x0006 := 0x FFEE SUB R0, 0x0001 R0 := FFEE 0004 C RET := 0x0004 SP := 0xFFEF 0004 FFEF 0000 F9FB NE 0xFB := 0x FFEF MOV R0,[[0x0005]] R0 := 0x0005 c) No, pues de la primera instrucción también resultará R0 = 5, que es el mismo resultado que se obtenía antes.

4 Ejercicio 4 ejercicio4.tex (25 puntos) Se desea desarrollar una nueva arquitectura para una máquina que tiene 64 registros de propósito general y direcciones de memoria de 14 bits. El tamaño de los registros es de 16 bits. Esta máquina posee 2 tipos de instrucciones aritméticas: 1) instrucciones para aritmética entera, comienzan con I... y usan los registros como operandos, 2) instrucciones para aritmética de punto flotante de 16 bits, comienzan con F... y usan la pila operan con los valores guardados en la pila. Instrucción Descripción Instrucción Descripción MOV X1, X2 X1 := X2 FPUSH Ri apilar(ri) FPOP Ri Ri := desapilar() IADD Ri, Rj Ri:=Ri+Rj FADD apilar(desapilar() + desapilar()) ISUB Ri, Rj Ri:=Ri-Rj FSUB apilar(desapilar() desapilar()) IMUL Ri, Rj Ri:=Ri*Rj FMUL apilar(desapilar() desapilar()) IDIV Ri, Rj Ri:=Ri/Rj FDIV apilar(desapilar() / desapilar()) ICMP Ri, Rj Compara según ISUB Ri,Rj FCMP Compara los 2 elementos superiores IMOD Ri, Rj Ri:=Ri módulo (Rj) FPOW apilar(desapilar() desapilar()) MP Despl :=+Despl FLOG apilar(log(desapilar()) C Despl Salta si hay carry FLOG2 apilar(log2(desapilar()) FZ Despl Salta el tope de la pila es 0 FSQRT apilar( 2 desapilar()) E Despl Salta si está encendido el flag Z FSIGN apilar(signo(desapilar()) G Despl Salta si es mayor (con signo) FNEG apilar(-desapilar()) GU Despl Salta si es mayor (sin signo) GF Despl Salta si es mayor (tras un FCMP) donde: X1 representa un registro o un acceso directo o indirecto registro y X2 representa un registro o un operando inmediato (16 bits), o un acceso directo o indirecto registro. Ri y Rj representan registros. Despl representa un desplazamiento relativo de 10 bits. a) (10ptos) Diseñar un formato de instrucción de 16 bits excepto para únicamente la instrucción MOV que puede ocupar hasta 32 bits. b) (10ptos) Es posible codificar saltos absolutos en lugar de saltos relativos con las restricciones impuestas? c) (5ptos) Escribir un programa en el lenguaje ensamblador de esta arquitectura para realizar esta cuenta matemática suponiendo que R0,R1,R2 y R3 almacenan números de punto flotante de 16 bits. R7 = (R0 + (R1 R2))/R3 Solución de Gonzalo Sainz-Trápaga. (6 de octubre de 2010) a) Para resolver este ejercicio se considerará a cada uno de los MOVs como una instrucción distinta dependiendo de su modo de direccionamiento. Hecho esto, se completará con las demás instrucciones. Se necesitan 6 bits para direccionar a registros. Codificación Instrucción Tamaño 00 [direccion(14)] [inmediato(16)] MOV directo - inmediato 32bits [direccion(14)] [direccion(14)] MOV directo - directo 32bits [direccion(14)] [registro(6)] 0000 MOV directo - registro 32bits [direccion(14)] [registro(6)] 0000 MOV directo - ind. registro 32bits [registro(6)] [operando(16)] 00 MOV registro - inmediato 32bits [registro(6)] [direccion(14)] 0000 MOV registro - directo 32bits [registro(6)] [registro(6)] MOV registro - registro 32bits [registro(6)] [registro(6)] MOV registro - ind. registro 32bits [registro(6)] [operando(16)] 00 MOV ind. registro - inmediato 32bits [registro(6)] [direccion(14)] 0000 MOV ind. registro - directo 32bits [registro(6)] [registro(6)] MOV ind. registro - registro 32bits [registro(6)] [registro(6)] MOV ind. registro - ind. registro 32bits 1000 [registro(6)] [registro(6)] ADD 16bits... (otras operaciones entre registros) 1101 [registro(6)] [registro(6)] MOD 16bits [offset(10)] MP 16bits... (otros saltos condicionales) [offset(10)] GF 16bits [registro(6)] FPUSH 16bits [registro(6)] FPOP 16bits FADD 16bits... (otras operaciones de FPU) FNEG 16bits

5 b) No es posible codificar saltos absolutos si mantenemos las restricciones. Dado que hay 7 saltos diferentes, y que cada uno podría (si fuera absoluto) saltar a 2 14 lugares distintos, esto nos daría un total de combinaciones de saltos y destinos. Este número es mayor que 2 16, y por lo tanto no puede codificarse en 16 bits. c) Un programa que efectúa dicho cálculo sería: FPUSH R3 FPUSH R0 FPUSH R1 FPUSH R2 FMUL FADD FDIV FPOP R7