Clase CMOS: El inversor 22 de Junio de 2017

Transcripción

1 Dispositivos Semiconductores - 2do Cuat Clase 20-1 Clase CMOS: El inversor 22 de Junio de 2017 Contenidos: 1. Introducción a la electrónica digital: el inversor 2. El inversor MOS complementario (CMOS) 3. Principales cargas de un inversor CMOS 4. Inversor CMOS: consumo de potencia 5. Inversor CMOS: tiempo de propagación Lectura recomendada: Pedro Julian, Intro a la Microelectronica, cap. 8 1 Esta clase es una traducción y compilación, realizada por los docentes del curso Dispositivos Semiconductores - de la FIUBA, de las lectures 12, 13 y 14 hechas por el prof. Jesus A. de Alamo para el curso Microelectronic Devices and Circuits del MIT. Cualquier error debe adjudicarse a la traduccion.

2 Dispositivos Semiconductores - 2do Cuat Clase 20-2 Preguntas disparadoras Cuáles son los parámetros fundamentales de un inversor? Cómo funciona un inversor CMOS? Cómo puede estimarse la velocidad de un inversor CMOS? Cuánta potencia consume un inversor CMOS?

3 Dispositivos Semiconductores - 2do Cuat Clase Introducción a la electronica digital: el inversor En la electrónica digital la información se representa mediante dos rangos distintos de tensión: 0 lógico: V MIN V < V OL 1 lógico: V OH < V V MAX valor lógico indefinido: V OL V V OH. Las operaciones lógicas se realizan mediante compuertas lógicas: NOT, AND, OR, XOR, etc. La operación más elemental: inversión

4 Dispositivos Semiconductores - 2do Cuat Clase 20-4 Inversor ideal: Representación circuital y función ideal de transferencia: Definimos punto de conmutación o umbral lógico: V M tension de entrada para la cual V OUT = V IN - Para 0 V IN < V M V OUT = V + - Para V M < V IN V + V OUT = 0 No existe zona de valor lógico indefinido.

5 Dispositivos Semiconductores - 2do Cuat Clase 20-5 Propiedad fundamental de un inversor: regeneracion de la señal Un inversor tiene dos estados lógicos de salida bien definidos (0 o V + ) incluso con ruido en V IN :

6 Dispositivos Semiconductores - 2do Cuat Clase 20-6 Inversor Real : Rango de entrada válido para 0 o 1 lógico: * V IL máx. tensión de entrada considerada 0 lógico * V IH mín. tensión de entrada considerada 1 lógico Ambos casos se definen en donde A v = dv OUT dv IN Rango de salida válido para 0 lógico: * V MIN tensión de salida para V IN = V + * V OL tensión de salida para V IN = V IH Rango de salida válido para 1 lógico: * V OH tensión de salida para V IN = V IL * V MAX tensión de salida para V IN = 0 = 1 Clave para la regeneración de señal: elevada A v en la región indefinida y baja fuera de ella.

7 Dispositivos Semiconductores - 2do Cuat Clase El inversor MOS complementario (CMOS) Circuito esquematico: Principio de funcionamiento: V IN = 0 V OUT = V DD V GSn = 0 < V T n V SGp = V DD > V T p V IN = V DD V OUT = 0 V GSn = V DD > V T n V SGp = 0 < V T p NMOS OFF PMOS ON NMOS ON PMOS OFF Tratamos a los transistores como llaves controladas.

8 Dispositivos Semiconductores - 2do Cuat Clase 20-8 Modelos utilizados para el inversor CMOS: Modelo con llaves (lógico únicamente): Modelo con fuentes de corriente (dinámico/temporal): I n = I Dsat,n generalmente la max. k n (V DD V T n ) 2 = cte. I p = I Dsat,p generalmente la max. k p (V DD + V T p ) 2 = cte.

9 Dispositivos Semiconductores - 2do Cuat Clase 20-9 Valores lógicos fuertes y débiles (buffer) V IN = V DD V OUT = V DD V T n : prendo el N V IN = 0 V OUT = 0 V T p : prendo el P Conclusión: Para que funcione de manera eficiente se utilizan MOSN para imponer 0 y MOSP para imponer 1, sino pierdo las características. [Para mas detalles, ver el apunte de la página.]

10 Dispositivos Semiconductores - 2do Cuat Clase Caso simétrico Usualmente se desea el caso simétrico: k n = k p Entonces si elegimos V IN = V DD /2 (V GSn V T n ) = (V GSp V T p ) I Dp = I Dn Al ver el modelo de corientes a la salida: no queda otra que I ron = I rop V OUT = V DD /2, y ahora ya conocemos 3 puntos.

11 Dispositivos Semiconductores - 2do Cuat Clase Caso simétrico: k n = k p V M = V DD 2, lo cual implica: k p k n = 1 = W p L p µ p C ox W n L n µ n C ox W p L p µ p W n W p 2 W n L n 2µ p L p L n Depende de parámetros constructivos W y L. En general para circuitos digitales L mínimo W p = 2 W n, es decir, los transistore P son más grandes. Transferencia característica de un inversor CMOS en el WebLab: Se parece al caso ideal tiene sus propiedades. Zona de valores no definidos muy pequeña. Regeneración de la señal de entrada: lógica rail-to-rail, etc.

12 Dispositivos Semiconductores - 2do Cuat Clase Principal carga de la salida de un inversor CMOS compuertas logicas subsiguientes: debe considerarse la capacidad de entrada de cada transistor conectado capacidad del cable de interconexión que conecta la salida con la entrada de las siguientes compuertas capacitancia Drain-Body propia C L = C G + C wire + C DBn + C DBp [Ver detalles en Howe & Sodini 5.4.3]

13 Dispositivos Semiconductores - 2do Cuat Clase El inversor CMOS: Consumo de potencia No consume potencia cuando la salida está fija en un estado lógico: 0: V DSn = 0 V, I Dp = 0 A. 1: V SDp = 0 V, I Dn = 0 A. Siempre hay corriente o tensión igual a 0 en ambos transistores. Pero qué pasa cuando cambia de estado?, hay disipación dinámica de potencia? Durante cada transición completa: V IN = 0 V IN = V DD V IN = 0 C L es cargado a V DD y luego descargado a 0 Se disipa energia frecuencia de clock transiciones por segundo potencia disipada

14 Dispositivos Semiconductores - 2do Cuat Clase Disipación dinámica de potencia al cargar C L La batería aporta energía (I bateria 0 A) El capacitor se carga PMOS disipa energía (I Dp 0 A y V DSp 0 V) NMOS no disipa energía (I Dn = 0 A)

15 Dispositivos Semiconductores - 2do Cuat Clase Disipación dinámica de potencia al descargar C L La batería NO aporta energía (I bateria = 0 A) El capacitor se descarga PMOS no disipa energía (I Dp = 0 A) NMOS disipa energía (I Dn 0 A y V DSn 0 V)

16 Dispositivos Semiconductores - 2do Cuat Clase Lo importante es la Energía Disipada en cada transición Transición (salida) Energia L H H L aportada por la batería C L VDD 2 0 que se almacena en C L 1 2 C LV 2 DD -1 2 C LV 2 DD disipada en el NMOS C LV 2 DD disipada en el PMOS 1 2 C LV 2 DD 0 La Energía Disipada en el ciclo completo es E D = E H L + E L H = 1 2 C LV 2 DD C LV 2 DD E D = C L V 2 DD La Disipacion de potencia Si el ciclo de conmutación completo toma lugar f veces por segundo: P D = fe D = fc L V 2 DD Relación de compromiso fundamental entre velocidad de conmutación y consumo de potencia.

17 Dispositivos Semiconductores - 2do Cuat Clase Principales dependencias de la potencia dinámica: P D = fe D = fc L V 2 DD f P D, carga y descarga de C L más rapidamente C L P D, mas carga a distribuir V DD P D, mas carga a distribuir Para poder aumentar la frecuencia de trabajo, manteniendo el consumo (temperatura), se requiere: Bajar C L, equivalente a achicar los transistores. Bajar V DD, tiene doble peso, por tener una dependencia cuadrática.

18 Dispositivos Semiconductores - 2do Cuat Clase El inversor CMOS: tiempo de propagación Tiempo de propagacion: retraso entre las señales de entrada y salida; figura de merito clave de la velocidad. Demora de propagación típica: t p < 1 ns (f > 1GHz). Los sistemas logicos complejos tienen tiempos de propagación por cada ciclo de clock (t p ns) o (f 20 50MHz). Estimacion de t p : utilizamos una señal V IN cuadrada: Tiempo de propagacion promedio: t p 1 2 (t P HL + t P LH )

19 Dispositivos Semiconductores - 2do Cuat Clase Tiempo de propagación de alto a bajo (t P HL ): Durante los primeros momentos de descarga el capacitor está cargado a C L V DD, se descarga a travez de la fuente de corriente del NMOS, a corriente cte. Tiempo para descargar a la mitad a C L : t P HL 1 2 carga inicial de C 1 L corriente de descarga = 2 C LV DD k n (V DD V T n ) }{{} 2 I Dsat,n

20 Dispositivos Semiconductores - 2do Cuat Clase Tiempo de propagación de bajo a alto (t P LH ): Durante los primeros momentos de descarga: el capacitor está descargado se carga a travez de la fuente de corriente del PMOS, a corriente cte. Tiempo para descargar a la mitad a C L : t P LH 1 2 carga final de C 1 L corriente de carga = 2 C LV DD k p (V DD + V T p ) }{{} 2 I Dsat,p

21 Dispositivos Semiconductores - 2do Cuat Clase Considerando que 2µ p = µ n, V T p V T n y el caso simétrico: k n = k p, entonces L p = L n, W p = 2W n y recordando que t p = 1 2 (t P HL + t P LH ), obtenemos: t p 2C L V DD 3 W n 2 L n µ n C ox (V DD V T n ) 2 Dependencias fundamentales del tiempo de propagación: V DD t p Motivación para aumentar V DD. Se diferencia con el consumo, en donde se busca reducir V DD. L t p (también baja C L ) Motivación para reducir tamaño.

22 Dispositivos Semiconductores - 2do Cuat Clase Conclusiones principales Un inversor CMOS no consume potencia estática. Características fundamentales de un inversor CMOS: Logica rail-to-rail : V out llega a 0 y a V DD Excelentes margenes de ruido (casi V DD /2) Potencia dinámica disipada en el CMOS: V DD P D C L P D f P D P D = fe D = fc L V 2 DD Dependencia del tiempo de conmutación: t p V DD t p L t p 2C L V DD 3 W n 2 L n µ n C ox (V DD V T n ) 2 Costo del proceso de fabricación: L costo Resolver la relación de compromiso entre velocidad, consumo y costo: Es hacer Ingeniería!