El transistor MOS. Fundamentos Físicos y Tecnológicos de la Informática

Transcripción

1 Fundamentos Físicos y Tecnológicos de la Informática El transistor MOS - El transistor MOS como conmutador: inversor MOS. Función de transferencia. - Retardos de propagación. - Puerta de transmisión: nmos, pmos y MOS. Agustín Álvarez Marquina Departamento de Arquitectura y Tecnología de Sistemas Informáticos Universidad Politécnica de Madrid

2 Inversor MOS (I) Es una de las puertas más sencillas y a la vez la más utilizada en los circuitos digitales. S V ent T 2 (pmos) D D T 1 (nmos) S v ss -I ds V +I ds Facultad de Informática, UPM. 2

3 Función de transferencia del inversor, característica D (I) Es la curva que refleja la variación que experimenta la tensión de ida del inversor en función de las variaciones de la tensión de entrada (V ent ) del mismo. Inversor Ideal. La función de transferencia de un inversor MOS presenta la transición cuando la tensión de entrada alcanza el 50% del valor de y ocurre de forma instantánea. Inversor MOS real. La función de transferencia de un inversor MOS real presenta un perfil que se obtiene a partir de las curvas características de los dos transistores que lo lo forman. Facultad de Informática, UPM. 3

4 Función de transferencia del inversor, característica D (II) Inversor ideal Inversor MOS real V V V ent /2 V V ent DD /2 Facultad de Informática, UPM. 4

5 Función de transferencia del inversor, característica D (III) Relacionaremos las tensiones de entrada y ida del inversor con las curvas características de ambos transistores. Iremos determinando los puntos de trabajo de los dos transistores para unos mismos valores de la entrada. El funcionamiento de los dos transistores no es independiente y exige que se cumpla: I dsn = -I dsp V dsn -V dsp = -V SS Facultad de Informática, UPM. 5

6 Función de transferencia del inversor, característica D (IV) Además, la relación entre V ent y V con los parámetros V gs y V gd es la siguiente: Transistor nmos V gs = V ent - V SS V ds = V - V SS Transistor pmos V gs = V ent - V ds = V - Facultad de Informática, UPM. 6

7 Función de transferencia del inversor, característica D (V) Solución gráfica a partir de las curvas características I ds nmos 5V 4V 3V 2V 1V -1V -2V V ds -3V -4V pmos -5V Facultad de Informática, UPM. 7

8 Función de transferencia del inversor, característica D (VI) I ds V ent = V +V gs p DD= -3V+5V= 2V 5V Ahora para el pmos cada curva representa los distintos valores V ds + para un valor constante V gs 5V 4V nmos V ent = V +V gs n SS= = V +V gs p DD V = V +V ds n SS = pmos 4V 3V = V ds p + V ent = V gs n +V SS= 3V 2V = 2V+0V= 2V 2V 1V 1V V (0V)= 5V V (5V)= 0V V ds 1V 2V 3V 4V 5V V (3V)= 0.5V V (2V)= 2.9V V (1V)= 4.8V V (4V)= 0.1V Facultad de Informática, UPM. 8

9 Función de transferencia del inversor, característica D (VII) V 5V V ent que permite obtener V tn V ent V 0V 5V 1V 4.8V 2V 2.9V 3V 0.5V 4V 0.1V 5V 0V 4V 3V 2V 1V V ent que permite obtener V tp 1V V ent 2V 3V 4V 5V Facultad de Informática, UPM. 9

10 Inversor MOS. Zonas de funcionamiento de los transistores (I) p ON n OFF p ON n ON p OFF n ON V En la zona A se cumple: V = A B D En la zona E se cumple: V = 0 /2 β n β p V ss = GND E /2 V ent Facultad de Informática, UPM. 10

11 Inversor MOS. Zonas de funcionamiento de los transistores (II) Zona A (0 V ent < V tn ). Transistor nmos V gs = V ent zona de corte (V gs < V tn ) Transistor pmos V gs = V ent - transistor con canal formado (V gs < V tp ) V gs = V ent - V ds =V - zona lineal (V gs -V tp < V ds ) Facultad de Informática, UPM. 11

12 Inversor MOS. Zonas de funcionamiento de los transistores (III) Zona B (V tn < V ent < /2). Transistor nmos V gs = V ent transistor con canal formado (V gs >V tn ) V gs = V ent ; V ds = V Si V ent V tn < V zona saturada Si V ent V tn > V zona lineal Transistor pmos V gs = V ent - transistor con canal formado (V gs < V tp ) V gs = V ent - ; V ds = V - Si V ent V tn < V zona lineal Si V ent V tn > V zona saturada Facultad de Informática, UPM. 12

13 Inversor MOS. Zonas de funcionamiento de los transistores (IV) Punto (V ent = /2). Al igual que en la zona B ambos transistores tendrán canal formado. La zona exacta de funcionamiento dependerá de la tensión de ida V. Si para un inversor siendo V ent = /2 se cumple que que β n =β p entonces también se cumplirá que: V = /2 Facultad de Informática, UPM. 13

14 Inversor MOS. Zonas de funcionamiento de los transistores (V) Zona D ( /2< V ent +V tp ). Transistor nmos V gs = V ent transistor con canal formado (V gs >V tn ) V gs = V ent ; V ds = V Si V ent V tn < V zona saturada Si V ent V tn > V zona lineal Transistor pmos V gs = V ent - transistor con canal formado (V gs < V tp ) V gs = V ent - ; V ds = V - Si V ent V tn < V zona lineal Si V ent V tn > V zona saturada Facultad de Informática, UPM. 14

15 Inversor MOS. Zonas de funcionamiento de los transistores (VI) Zona E (V ent > /2+ V tp ). Transistor nmos V gs = V ent transistor con canal formado (V gs > V tn ) V gs = V ent V ds = V zona lineal (V gs -V tn > V ds ) Transistor pmos V gs = V ent - zona de corte (V gs >V tp ) Facultad de Informática, UPM. 15

16 Inversor MOS. Zonas de funcionamiento de los transistores (VII) En general, depende de las tensiones umbral para ambos transistores (V tn, V tp ) y de la geometría de sus canales. Zona ondición pmos nmos Salida A 0 V ent < V tn Lineal orte V = B V tn < V ent < /2 Lin/Sat Lin/Sat V ent = /2 Lin/Sat Lin/Sat V V ent excepto si: β n =β p D /2<V ent < +V tp Lin/Sat Lin/Sat E V ent > /2+ V tp orte Lineal V = 0V Facultad de Informática, UPM. 16

17 Inversor MOS. Zonas de funcionamiento de los transistores (VIII) 50/1 5/1 V 1 (W n /L n )/(W p /L p )=0.1 Relación resistencia de canal y perfil de la curva V V ent 5/1 V 2 (W n /L n )/(W p /L p )= 1 V 3 V 2 V 1 5/1 5/1 50/1 V 3 (W n /L n )/(W p /L p )= 10 uanto menor sea el cociente entre las relaciones de aspecto de los transistores nmos y pmos, la curva estará más desplazada hacia la derecha. V ent Facultad de Informática, UPM. 17

18 Retardo del inversor MOS Está asociado a la inercia eléctrica inherente al circuito del inversor y estará determinada por su característica R. Este comportamiento se debe a que en la ida del inversor siempre habrá una carga capacitiva. Dentro de esta carga capacitiva podrían considerarse las capacidades db y sb (ver diagrama de capacidades del transistor MOS). Pero por ser éstas muy pequeñas en relación a las capacidades de puerta en las idas, no serán tomadas en cuenta para analizar los retardos. Facultad de Informática, UPM. 18

19 Tiempos de transición en la ida del inversor MOS (I) Transición alta-baja Instante inicial t= t 1 V = ondensador 1 cargado. ondensador 2 descargado. v DD v DD 2 = p (pmos) Transición baja-alta V Instante inicial t= t 2 V = 0 v ent ondensador 1 descargado. ondensador 2 cargado. V SS V SS 1 = p (nmos) Facultad de Informática, UPM. 19

20 Tiempos de transición en la ida del inversor MOS (II) Transición alta-baja i = i + ds 2 i 1 constante 2 dv DD dt dv = v v R n SS + 1 dv dv dt SS R p i 2 2 dv dt v v R SS 2 = + n 1 dv dt R n i 1 1 V dv dt 2 1 dv dt = v v R n SS V SS i ds V SS Facultad de Informática, UPM. 20

21 Tiempos de transición en la ida del inversor MOS (III) Transición alta-baja ( + ) 1 2 dv dt = v v R n SS R p i 2 2 v SS = 0V V v ( t) = V DD e t t τ 1 HL R n i ds i 1 1 V SS V SS Facultad de Informática, UPM. 21

22 Tiempos de transición en la ida del inversor MOS (IV) Transición baja-alta i 1 = i 2 i ds constante -I ds 1 dv dv dt SS = 2 dv DD dt dv + v DD v R p R p i 2 2 V dv dt v v R DD 1 = p 2 dv dt R n i dv dt + 2 dv dt = v DD v R p V SS V SS Facultad de Informática, UPM. 22

23 Tiempos de transición en la ida del inversor MOS (V) Transición baja-alta ( ) dv dt = v DD v R p R p -I ds i 2 2 v SS = 0V V v ( t) t t = V e τ DD 1 2 LH R n V SS i 1 V SS 1 Facultad de Informática, UPM. 23

24 Tiempos de transición en la ida del inversor MOS (VI) V ent onsideramos que la transición se ha completado tras un tiempo igual a 4τ t 1 t 2 4τ HL 4τ LH Facultad de Informática, UPM. 24 t

25 Tiempos de transición en la ida del inversor MOS (VII) Obtenemos en ambos casos la expresión de un circuito R donde el valor de la capacidad es la suma de éstas (paralelo de dos capacidades). Transición alta-baja τ LH = R p ( )= 2 R p p t LH = 4 τ LH = 8 R p p onstante de tiempo o constante R. Transición alta-baja τ HL = R n ( )= 2 R n p Tiempo de transición t HL = 4 τ HL = 8 R n p Facultad de Informática, UPM. 25

26 Retardos de propagación del inversor MOS (I) El retardo de propagación se calcula a partir del punto en que V ent haya alcanzado el 50% de su transición hasta que V haya alcanzado también el punto de 50%. Por regla general R p R n por tanto: t plh t phl Facultad de Informática, UPM. 26

27 Retardos de propagación del inversor MOS (II) 0.5V DD = V DD t t τ 1 e HL e x = 0.5 x = ln 2 = t = 0.693τ t + phl HL 1 0.5V DD 1 t t2 = x V τ DD e e LH = 0.5 x = ln 2 = t = 0.693τ t + plh LH 2 Facultad de Informática, UPM. 27

28 Puerta de transmisión (I) Es una estructura formada por un transistor (pmos o nmos). Tiene por misión transmitir una señal de un lado a otro de la misma cuando la entrada de control () conectada al terminal de puerta esté adecuadamente activada. G G Puerta de transmisión pmos Puerta de transmisión nmos Facultad de Informática, UPM. 28

29 Puerta de transmisión (II) Puerta pmos. Si V g = Transistor en corte. Entrada y ida desconectadas. Si V g = V SS Transistor activo Si además V ent = V = Si además V ent = V SS V = -V t = V t Facultad de Informática, UPM. 29

30 Puerta de transmisión (III) Puerta nmos. Si V g = 0V Transistor en corte. Entrada y ida desconectadas. Si V g = 5V Transistor activo Si además V ent = V = -V t Si además V ent = V SS V = V SS Facultad de Informática, UPM. 30

31 Puerta de transmisión (IV) Las puertas de transmisión pmos degradan los valores lógicos bajos, mientras que las puertas de transmisión nmos degradan los valores lógicos altos. Este efecto se debe a que se requiere un voltaje umbral entre puerta y sustrato por lo que la señal transmitida disminuirá en V t Además, a cada transistor en on le corresponde una resistencia R on y una capacidad de puerta/canal g en todo momento. Facultad de Informática, UPM. 31

32 Puerta de transmisión (V) Restricciones. La entrada de una puerta de transmisión no debe ser atacada por la ida de otra puerta de transmisión del mismo tipo, puesto que la degradación se superpone. GND GND V t GND GND -V t GND 2Vt GND GND -2V t Facultad de Informática, UPM. 32

33 Restricciones. Puerta de transmisión (VI) El número de puertas de transmisión conectadas en serie no debe exceder de 4. La razón está en que cada puertas contribuye a un tiempo de retardo proporcional a R on g. El retardo final será proporcional al cuadrado del número de puertas (n 2 ). R on R on R on R on GND GND g g g g En caso de tener que utilizar más de 4 puertas, se procede a subdividirlas en grupos de 4 e intercalar entre ellas un inversor. Facultad de Informática, UPM. 33

34 Puerta de transmisión MOS G V ent V V V V ent V pmos nmos Situación 0 x x sin canal sin canal Desconexión canal estrangulado canal pleno 0 canal pleno canal estrangulado G onexión por nmos onexión por pmos Facultad de Informática, UPM. 34

35 ircuitos lógicos elementales MOS (V) Puertas triestado. Un par de transistores (uno pmos y otro nmos, que comparten una misma señal de control ) sirven para aislar la puerta del resto de un circuito cuando se activa dicha señal de control. Red pmos Red pmos v v Red nmos Red nmos Facultad de Informática, UPM. 35