ompuertas Lógicas Mario Medina. mariomedina@udec.cl ompuertas lógicas ircuito básico n 1 entradas binarias 1 o más salidas binarias Implementa una función lógica de las entradas Dispositivos físicos que representan las operaciones binarias estudiadas Eléctricos Hidráulicos Mecánicos Ejemplo: sumador LEGO Ejemplos de sumadores binarios ompuertas lógicas Hecho en cartón Tubos al vacío Hecho en madera Hecho con Legos Hecho en metal Usuario ve la compuerta como caja negra Sólo importa su comportamiento de salida No necesita conocer funcionamiento interno onocer las condiciones de operación Toda expresión booleana puede implementarse físicamente mediante la interconexión de puertas lógicas La representación de los elementos interconectados se conoce como esquemático. ompuertas lógicas Puertas lógicas básicas ND: intersección o producto lógico OR: unión o suma lógica NOT: complemento o inversión NND y NOR: basadas en las anteriores XOR: OR exclusivo NEXOR: equivalencia o NOT XOR uffers: acopladores PuertalógicaND f = * Símbolos más usados Simbología militar o distintiva Simbología rectangular o europea 2014 Mario Medina. 1
Puertas ND de más entradas La compuerta anterior puede extenderse a más variables f = ***D PuertalógicaOR f = + Diferencia conceptual y funcional entre producto lógico (ND) y suma lógica (OR), y sus pares aritméticos, ^ y v. 7 PuertalógicaNOT f = PuertalógicaNND f = (*) = + Triángulo + burbuja Triángulo: función acopladora (buffer) urbuja: función de inversión o complementación ND con salida negada OR con entradas negadas Otras notaciones (Sheffer Stroke) (Sheffer Stroke) Henry M. Sheffer (1882 1964) PuertalógicaNND NND es más común que ND Más fácil de fabricar Eléctricamente más conveniente NND es conjunto funcionalmente completo Es posible construir otras compuertas lógicas utilizando solamente compuertas NND Puerta lógica NOR f = ( + ) = * OR con salida negada ND con entradas negadas Otras notaciones (Peirce rrow) (Quine Dagger) harles S. Peirce (1839 1914) 2014 Mario Medina. 2
PuertalógicaXOR f = = + Puerta lógica NEXOR f = = + Salidaes1 silasentradasson diferentes Operador de desigualdad Salida es 1 si paridad es impar XOR de 2 entradas es común Posible XOR de 3 o más entradas, pero es raro Salida es 1 si las entradas son iguales Operador de equivalencia Llamado también XNOR, NXOR Salida es 1 si paridad es par Puerta buffer f = Salida es igual a la entrada ompuerta mejora características eléctricas de la señal umenta la corriente Mejora las transiciones 0 1 y 1 0 onjuntos funcionalmente completos onjunto funcionalmente completo Operadores pueden implementar cualquier función de conmutación onjunto {ND, OR y NOT} es funcionalmente completo Pero, ND es OR con entradas y salida negadas Y, OR es ND con entradas y salida negadas Entonces, conjunto {OR, NOT} es completo También lo es {ND, NOT} onjuntos funcionalmente completos NOR con ambas entradas unidas es un NOT NND con ambas entradas unidas es NOT Las funciones {NND} y {NOR} son, cada una, conjuntos funcionalmente completos Toda función de conmutación puede implementarse usando sólo compuertas NND ó compuertas NOR onjuntos funcionalmente completos Importancia de conjuntos funcionalmente completos y equivalencias entre funciones No disponibilidad de uno o varios tipos de puertas lógicas X ó X disponibles,pero no ambas Requerimientos eléctricos específicos ostos de implementación Menor número de puertas generalmente no implica simplicidad de implementación 2014 Mario Medina. 3
Equivalencias entre puertas Lógica positiva y negativa ND OR NND NOR ND + NOT OR + NOT NND NOR En la práctica, compuertas lógicas no funcionan con 0s y 1s Manuales de fabricantes especifican niveles lógicos de voltajes H y L Lógica positiva asume que H = 1 y L = 0 Lógica negativa asume que H = 0 y L = 1 Interpretación de H y L asigna funciones lógicas diferentes al mismo circuito Lógica positiva y negativa Datos Fabricante Lógica Positiva Lógica Negativa f f f L L L 0 0 0 1 1 1 L H L 0 1 0 1 0 1 H L L 1 0 0 0 1 1 H H H 1 1 1 0 0 0 Lógica positiva y negativa Fabricantes expresan el comportamiento físico real El usuario interpreta las señales El equivalente en lógica negativa de una función en lógica positiva es el dual de la función Las definiciones de puertas (ND, OR, etc) se refieren siempre a lógica positiva para entradas y salidas. Lógica positiva y negativa Para evitar confusiones, use solo lógica positiva o negativa en el diseño Esto no siempre es posible Puede haber lógicas mezcladas Una salida activa alta puede conectarse a una entrada activa baja Una señal activa alta (baja) indica que la acción esperada se produce cuando el voltaje es alto (bajo) Ejemplo: apertura de una válvula Válvula se abre sólo si se cumplen y : petición de llenado : estanque vacío : apertura de válvula (activa alta) (activa alta) Lógica Positiva (activa alta) Lógica Negativa 2014 Mario Medina. 4
Ejemplo: apertura de una válvula Puede resultar confuso interpretar el tipo de lógica con que se diseña un esquemático. onvenciones Todas las puertas usan lógica positiva Marcar explícitamente señales activas bajas urbujaen la entradao salidacorrespondiente Ejemplo: apertura de una válvula Esquema anterior cumple con lo requerido omplicado de entender por ops. de inversión onvención hacer corresponder las entradas activas bajas de una puerta, con salidas activas bajas (bubble matching) (activa baja) ubble mismatch Notaciones alternativas ircuitos integrados onjunto de resistencias, diodos y transistores fabricados en una sola pieza de material semiconductor (generalmente silicio) llamada sustrato (die) El chip se encuentra dentro de un receptáculo plástico o cerámico que tiene pines para la interconexión Dual Inline Package (DIP) Plastic Leaded hip arrier (PL) Ejemplos de circuitos integrados DIPs, SOIs y PLs Encapsulados típicos de SSI y MSI omponentes DIP omponentes SOI (Dual In-line Package) (Small Outline Inline Package) 0.740 0.770 in. 14 13 12 11 9 8 0.335 0.334 in. 14 13 12 11 9 8 0.250 0.0 in. 0.228 0.244 in. 1 2 3 4 5 6 7 Pin no.1 identifiers 14 Lead no.1 identifier 1 2 3 4 5 6 7 1 14 1 2014 Mario Medina. 5
Encapsulados típicos de LSI lasificación de complejidad de circuitos integrados ircuitos integrados digitales onjunto de puertas logicas fabricadas sobre una misma base semiconductora Han tenido un desarrollo sostenido tendiente a: Reducir el tamaño físico Reducir el retardo Reducir el consumo de potencia Incluir funciones más complejas Reducir los costos de fabricación lasificación de I por escala de integración hips SSI y MSI vistos en clases se usan como interfaz para I más complejos omplejidad Small Scale Integration (SSI) Medium Scale Integration (MSI) Large Scale Integration (LSI) Very Large Scale Integration (VLSI) Ultra Large Scale Integration (ULSI) Giga Scale Integration (GSI) ompuertas por chip menos de 12 12 a 99 0 a 9999 000 a 99999 0000 a 999999 00000 o más Fabricación de circuitos integrados Wafer de silicio de 5 con cientos de pequeñas I dies Familia TTL (Transistor- Transistor Logic) Familia TTL Utilizan transistores bipolares (PNP - NPN) Familia más popular de circuitos integrados Todos los chips de esta serie comienzan con este número (7400, 7402, 7438, etc) Subfamilias derivadas incorporan nuevas tecnologías Idéntica configuración de pines y operación lógica Diferencias están en características eléctricas (potencia, velocidad, etc). I. de la familia TTL usan 0V y 5V (V cc ) como estados lógicos 0 y 1 hip ID. 7400 7408 7432 7486 74 7411 7427 7420 7421 7404 7430 Función Quad 2 input NND Quad 2 input ND Quad 2 input OR Quad 2 input XOR Triple 3 input NND Triple 3 input ND Triple 3 input NOR Dual 4 input NND Dual 4 input ND Hex Not 8-input NND 2014 Mario Medina. 6
onfiguraciones de I típicos 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 '00 '02 '04 '08 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 ' '11 '20 '21 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 14 13 12 11 9 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 '27 '30 '32 '86 Familias TTL Tecnología Schottky: alta frecuencia de conmutación y uso eficiente de la potencia Estándar aja potencia lta velocidad Schottky Serie TTL Schottky baja potencia Schottky avanzada Schottky avanzada de baja potencia ajo voltaje (3.3V) Prefijo 74 74L 74F 74S 74LS 74S 74LS 74LV Ejemplo 7404 74L04 74F04 74S04 74LS04 74S04 74LS04 74LV04 Familias MOS Posteriores a tecnología TTL Menor consumo de potencia Usan V DD en rango 4V a V como 1 lógico Familia 4000: alternativa independiente a TTL Familia 74: funcionalidad compatible con TTL 7404 es lógicamente igual a 7404 Familia 74T: Voltajes compatibles con TTL Familias MOS La mayoría son eléctricamente compatibles con TTL Serie MOS Prefijo Ejemplo Estándar MOS 74 7404 High-Speed MOS 74H 74H04 Very High-Speed MOS 74VH 74VH04 Fast MOS 74F 74F04 High-Speed TTL ompatible 74HT 74HT04 dvanced MOS 74 7404 dvanced High-Speed MOS 74H 74H04 ajo voltaje (3.3V, 5V) 74LVX 74LVX04 Retardos en puertas lógicas Hemos considerado sólo el comportamiento estático de los circuitos combinacionales Salida depende sólo de la combinación de las entradas al circuito onsiderar comportamiento dinámico ómo varía la salida en función del tiempo Propagación de señales por los cables no es instantánea Distintas puertas lógicas presentan retardos diferentes Señales en un circuito viajan por múltiples caminos con retardos diferentes Puede producir pulsos espurios en la salida (glitches) Retardos de las compuertas 2014 Mario Medina. 7
Retardos en puertas TTL Retardos 1 0 ( 1 ) y 0 1 ( 2 )suelenser distintos Especificados por el fabricante omponente TTL 7400 74H00 74L00 74LS00 74S00 74LS02 74LS86 Máximo t phl 60 5 22 t plh 22 60 4.5 30 Típico t phl 7 6.2 31 3 13 t plh 11 5.9 35 9 3 20 omportamiento dinámico de un pulso lógico 2014 Mario Medina. 8