5.3. Álgebras de Boole y de conmutación. Funciones lógicas

Transcripción

1 5.3. Álgebras de Boole y de conmutación. Funciones lógicas Algebra de conmutación o algebra booleana Axiomas [ Wakerly pág. 195] Teoremas de una sola variable [ Wakerly pág. 198] Teoremas de dos o tres variables [ Wakerly pág. 198] Teoremas de n variables [ Wakerly pág. 200] Dualidad [ Wakerly pág. 203] Equivalencia de símbolos Representación estándar de funciones lógicas [ Wakerly pág. 206] Análisis de circuitos combinacionales [ Wakerly 4.2 pág. 209] Síntesis de circuitos combinacionales [ Wakerly 4.3 pág. 215] Minimización del circuito combinacional [ Wakerly pág. 220] Mapas de Karnaugh [ Wakerly pág. 221] Diseño en el mundo real Algebra de conmutación o algebra booleana Operadores Booleanos Complemento: X (negado de X) AND: X Y OR: X + Y Operadores binarios, funcionalmente descritos por una tabla de verdad Axiomas Cinco pares de axiomas A1-A5 A1 -A5 3 1

2 Algebra de conmutación o algebra booleana Otras definiciones Literal: Una variable o su complemento (valor negado) X, X, RST, CS_L Expresión: Literales combinados por operadores AND, OR y NOT con los paréntesis necesarios X+Y P Q R A + B C ((FRED Z ) + CS_L A B C + Q5) RESET Ecuación: Expresión del tipo Variable=Expresión P = ((FRED Z ) + CS_L A B C + Q5) RESET Algebra de conmutación o algebra booleana Símbolos lógicos 5 2

3 Teoremas de una sola variable Inducción perfecta Teoremas de dos o tres variables T8, T10, T11 T9 y T10 son casos particulares de T8 7 3

4 Teoremas de n variables Prueba utilizando inducción finita Los más importantes son los de teoremas de DeMorgan Equivalencia de símbolos Puertas NAND (DeMorgan T13) Puertas NOR (DeMorgan T13 ) 10 4

5 Equivalencia de símbolos Representación estándar de funciones lógicas Término producto: Un literal o un producto de dos o más literales Término suma: Un literal o una suma de dos o más literales Expresión de suma de productos: Suma de términos producto Expresión producto de sumas: Producto de términos suma Término normal: Termino suma o producto en el que ninguna variable aparece más de una vez. Minitérmino de n variables: Término producto normal con n literales (existen 2 n ) Maxitérmino de n variables: Término suma normal con n literales (existen 2 n ) 12 5

6 Representación estándar de funciones lógicas Tabla de verdad con minitérminos y maxitérminos Análisis de circuitos combinacionales Los valores de las señales de salida dependen exclusivamente de los valores de las de entrada, no de su historia Formas de análisis de circuitos combinacionales Exhaustivo (tabla de verdad) Algebraico mediante expresiones (Álgebra de Boole) Simulación o emulación utilizando herramientas CAD Escribir una descripción funcional en un lenguaje de descripción hardware (HDL) Definir la condiciones en las que realizar la prueba Comparar los valores obtenidos a la salida con los esperados del diseño Repetir con valores hasta que se dé por válido el circuito diseñado (punto muy crítico) 14 6

7 Análisis de circuitos combinacionales Para cada una de las posibles combinaciones de valores a las entradas se obtienen los valores de las variables intermedias y las salidas. Si tenemos n entradas habrá 2 n combinaciones Análisis de circuitos combinacionales La función de salida es: F = ((X + Y ) Z) + (X Y Z ) = (X Z) + (Y Z) + (X Y Z ) 16 7

8 Análisis de circuitos combinacionales Circuito que realiza la misma función utilizando un nivel menos Análisis de circuitos combinacionales Circuito OR-AND de dos niveles Producto de sumas 18 8

9 Análisis de circuitos combinacionales Ejemplos de sustitución de símbolos Síntesis de circuitos combinacionales En algunas ocasiones puede escribirse en ecuaciones el funcionamiento del circuito Ejemplo, el circuito de una alarma Circuito que implementa las ecuaciones 20 9

10 Síntesis de circuitos combinacionales Es conveniente manipular la función lógica a F para minimizar el número de puertas Síntesis de circuitos combinacionales Forma de suma de productos (SOP) AND-OR NAND-NAND 22 10

11 Síntesis de circuitos combinacionales Forma de producto de sumas (POS) OR-AND NOR-NOR En CMOS se prefiere el POS, en TTL (NAND-NAND) Síntesis de circuitos combinacionales row N 3 N 2 N 1 N 0 F Diseño sin minimizar Tabla de verdad suma canónica (suma de minitérminos) Ejemplo: detector de números primos Entrada de 4-bit, N 3 N 2 N 1 N F = Σ Ν3Ν2Ν1Ν0 (1,2,3,5,7,11,13)

12 Síntesis de circuitos combinacionales Lista de minitérminos suma canónica Minimización del circuito combinacional Simplificación algebraica Teorema T10, X Y + X Y = X Reduce el número de puertas y el de entradas por puerta Las simplificaciones no suelen ser sistemáticas, por lo que no puede garantizarse un resultado óptimo 26 12

13 Minimización del circuito combinacional Circuito resultante Mapas de Karnaugh Es una visualización gráfica del T10 Permiten realizar una minimización sistemática de la función 28 13

14 Mapas de Karnaugh Mapa de Karnaugh de 3 variables En cualquier mapa de Karnaugh, los valores solamente pueden ser 1 y 0. En caso de que existan X, habrá que asignarles un valor 1 ó 0 según el criterio de máxima minimización Mapas de Karnaugh Example: F = Σ(1,2,5,7) 30 14

15 Mapas de Karnaugh Uso de los mapas de Karnaugh Dibujar los 1 correspondientes a los minitérminos de la función Encuadrar el mayor número posible de grupos rectangulares de 1 hasta que no quede ninguno libre El número de 1 en cada rectángulo tiene que ser múltiplo de 2 Está permitido pasar los bordes del mapa (en vertical y horizontal) Para cada uno de los rectángulos, obtener el término producto Si la variable es 1 incluir la variable Si la variable es 0 incluir la variable complementada Si la variable vale a la vez 0 y 1 no incluir la variable Los rectángulos marcados y sus correspondientes términos producto se llaman principales implicados Esta minimización permite mínimo número de puertas y de entradas por puerta Mapas de Karnaugh Ejemplo: detector de números primos 32 15

16 Mapas de Karnaugh Este circuito tiene tres entradas de puerta menos que en la solución algebraica anterior Mapas de Karnaugh Otro ejemplo 34 16

17 Mapas de Karnaugh Otro ejemplo más Celdas 1 distinguidas Implicantes primos Mapas de Karnaugh Se pueden realizar mapas de Karnaugh de hasta seis variables

18 Diseño en el mundo real Los circuitos tienen muchas entradas, por lo que los mapas de Karnaugh no pueden utilizarse, ya que es difícil manejar manualmente más de 6 entradas La corrección del diseño es mucho más importante que la minimización de puertas Utilización de lenguajes de descripción de alto nivel para especificar operaciones (HDL, C++, etc.) Utilización de programas para manipulación de expresiones lógicas y minimización de la lógica PALASM, ABEL, CUPL desarrollados para PLDs VHDL, Verilog desarrollados para ASICs 37 18