El diagrama de bloques propuesto, se presenta a continuación: Los Circuitos Integrados que se van a utilizar: 7483.

Documentos relacionados
EJERCICIOS. (Tema 5).

Montaje y evaluación de sistemas digitales combinacionales.

Taller No. 6 Final Electrónica digital (Multiplexores y demultiplexores)

TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN PARCIAL. PARTE COMBINACIONAL. 26 NOVIEMBRE 2009.

LECCIÓN Nº 02 FUNCIONES DE LOGICA COMBINACIONAL (PARTE 1)

FUNDAMENTOS DE COMPUTADORES INGENIERÍA TÉCNICA INFORMÁTICA DE GESTIÓN

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

HOJA DE PROBLEMAS 6: MÓDULOS COMBINACIONALES BÁSICOS

CIRCUITOS ELECTRÓNICOS DIGITALES BOLETÍN DE PROBLEMAS 4

GUIA DE COMPONENTE PRACTICO

3. Prácticas: Simplificación de funciones

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

PRÁCTICA 1b: SUMA Y RESTA BINARIA

TRABAJO PRÁCTICO Nº 3. Expresiones booleanas, tablas de verdad y compuertas lógicas

ÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37

Tema 3: Sistemas Combinacionales

ELECTRÓNICA. Unidad 2: Circuitos combinacionales. Primera Parte

Practica Nº4 Multiplexores

Boletín de Problemas de Circuitos Combinacionales. Fundamentos de Electrónica 3º Curso Ingeniería Industrial

4. Prácticas: Circuitos Combinacionales

Circuitos combinacionales

Práctica 2: Montaje de un circuito combinacional usando puertas lógicas

Arquitectura de Computadoras 2015 Práctico 03. Práctico 3. Álgebra de Boole. Método de Karnaugh. Circuitos lógicos combinatorios.

Universidad Autónoma de Baja California

INDICE. XIII Introducción. XV 1. Introducción a la técnica digital 1.1. Introducción

Tema 1: Circuitos Combinacionales

Ejercicios de repaso. 1.- Diseñe un contador asíncrono ascendente módulo 16 utilizando 74XX76. Debe poseer RESET externo.

ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica

PRÁCTICA 1: SISTEMAS COMBINACIONALES

2).Diseñar los circuitos cuyas tablas de estados son las siguientes:

Pertinencia para el Programa

Sistemas Combinacionales

Operación de circuitos electrónicos a equipos de refrigeración y aire acondicionado: CONALEP SLRC DECODIFICADOR

FUNDAMENTOS DE COMPUTADORES 1ª PRUEBA ESCRITA

DISEÑO CURRICULAR ELECTRÓNICA DIGITAL

PRÁCTICA 5: MEMORIAS

PRÁCTICA 1: SISTEMAS COMBINACIONALES

Electrónica Digital: Sistemas Numéricos y Algebra de Boole

Electrónica Digital Curso 2013/2014

SELECCIÓN DE PROBLEMAS

ANALISIS Y DISEÑO DE CIRCUITOS ARITMÉTICOS

Codificadores, Decodificadores y Comparadores...

8. Multiplexores Digitales

Electrónica Digital II. Contadores

APOYO PARA EL LOGRO DEL PRIMER APRENDIZAJE ESPERADO: CONCEPTOS PREVIOS

IMPLEMENTACIÓN DE CIRCUITOS COMBINACIONALES

TX40 MANUAL DE USUARIO. LIBRE OCUPADO A PAGAR TARIFA A PAGAR hh.mm SUPL. km

Álgebra de Boole. Valparaíso, 1 er Semestre Prof. Rodrigo Araya E.

GUIAS ÚNICAS DE LABORATORIO SUMADOR Y MULTIPLEXOR AUTOR: ALBERTO CUERVO SANTIAGO DE CALI UNIVERSIDAD SANTIAGO DE CALI DEPARTAMENTO DE LABORATORIOS

Unidad Didáctica. Codificadores

Proyecto de Diseño 2

UNIDAD DE TRABAJO II - Fundamentos de electrónica digital CIRCUITOS COMBINACIONALES

Operación de circuitos lógicos combinatorios.

TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Temas 7

FUNDAMENTOS DE COMPUTADORES Ejercicios U2: Circuitos Combinacionales

Índice. Anexo I C.I (Sumador)... Pág. 11 C.I (Comparador)... Pág. 12 C.I (Multiplexor)... Pág. 13 C.I (Encoder)... Pág.

Pontificia Universidad Católica del Ecuador

PRÁCTICA 4. Montaje y evaluación de sistemas secuenciales.

CIDEAD.2º BACHILLERATO. Tecnología Industrial II Tema 2.- Circuitos combinacionales

Circuitos Combinatorios

^6+1 2^5+1 2^2+1 2^1+1 2^ ^6+1 2^0-65.

Arquitectura del Procesador I

Práctica 1 Transistor BJT Región de Corte Saturación Aplicaciones

Práctica 1 Introducción al Transistor BJT Región de Corte Saturación Aplicaciones

TAREA DE SIMULACIÓN-TS1: CONSTRUCCIÓN Y SIMULACIÓN DE CIRCUITOS COMBINACIONALES SENCILLOS CON CIRCUITOS INTEGRADOS ESTANDAR

PRÁCTICA 3 Montaje y evaluación de sistemas digitales combinacionales.

Plantel Aztahuacan 011 Módulo: operación de circuitos electrónicos digitales

Tema 3. 2 Sistemas Combinacionales

6. Codificadores. Electrónica Digital. Tema

Universidad Nacional de Quilmes

13/10/2013. Clase 05: Mapas de Karnaugh. Sistemas Digitales y Arquitectura de Computadoras. Ing. Christian Lezama Cuellar.

PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)

Bajonero Domínguez Marco Jafeth

Práctica 1 Introducción al Transistor BJT Diseño Región de Corte Saturación

TEMA 7 ELECTRÓNICA DIGITAL: LÓGICA COMBINACIONAL

Problemas de Sistemas Digitales. Grados en I.Informática e I.Informática de Sistemas

GUIA DIDACTICA DE ELECTRONICA N º12 1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6

Problemas de examen. A partir de 74LS153 exclusivamente, realizar un circuito que implemente la siguiente función:

LABELN-ELN Laboratorio Nº 5 Circuitos Lógicos Combinacionales

TEMA 8. REGISTROS Y CONTADORES.

Módulo 2 n. Figura 2.1. Simbología de un contador

UNIVERSIDAD AUTONOMA DE BAJA CALIFORNIA

BOLETIN 3: Análisis y diseño de circuitos combinacionales

Electrónica Digital. Actividad Dirigida. Implementación de un Cronómetro Digital

GUIA DE CIRCUITOS LOGICOS COMBINATORIOS

SUMADORES Y COMPARADORES

Sistemas Electrónicos Digitales Curso de adaptación al Grado

CIRCUITOS ELECTRÓNICOS. EXAMEN FINAL. Problema 1 del Primer Parcial (Para todos los alumnos que tengan el 1p pendiente)

Ing. Yesid E. Santafe Ramon CIRCUITOS LÓGICOS COMBINATORIOS

TRABAJO 1: CONSTRUCCIÓN Y SIMULACIÓN DE CIRCUITOS COMBINACIONALES SENCILLOS CON CIRCUITOS INTEGRADOS ESTANDAR

Pontificia Universidad Católica del Ecuador

Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)

TEMA 5. SISTEMAS COMBINACIONALES MSI.

Jorge Aliaga Verano Si No- Si Si- No

Sistemas Digitales I Taller No 2: Diseño de Circuitos combinacionales usando VHDL

CIRCUITOS DIGITALES UNIVERSIDAD CATOLICA DE CUENCA EXT. CAÑAR CATEDRATICO: ING. CRISTIAN FLORES ALUMNO: TITO GUASCO FECHA:

CURSO: ELECTRÓNICA DIGITAL SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: ING. JORGE ANTONIO POLANÍA

Transcripción:

Ejercicio 6.1: Realizar un convertidor BCD-Aiken a BCD-Natural y otro BCD-Natural a BCD-Aiken. Para ello, deben utilizarse el sumador 7483 y el mínimo numero de puertas lógicas necesarias. Utilizando estos convertidores y el sumador BCD-Natural diseñado en clase, realizar un sumador BCD-Aiken, es decir, se introducen dos números de un único digito en BCD- Aiken y el resultado se obtiene en BCD-Aiken. El diagrama de bloques propuesto, se presenta a continuación: Los Circuitos Integrados que se van a utilizar: 7483.

Ejercicio 6.2: Se quiere diseñar un sistema que controle el cobro de un parking. Cuando un usuario del parking se dispone a pagar, deberá introducir el ticket recogido a la entrada en la máquina de cobro. Dicho ticket, gracias a una banda magnética proporciona al sistema la hora de entrada (sin minutos) del vehículo al parking. Igualmente, proporcionará al sistema la hora actual. Ambas horas se codifican en binario. Existen tres tarifas de cobro distintas: - Tarifa 1: estancia menor o igual que 2 horas 1 euro - Tarifa 2: estancia mayor que 2 y menor o igual que 6 horas 5 euros - Tarifa 3: estancia mayor que 6 horas 10 euros Una vez introducido el ticket, en unos displays de 7 segmentos aparecerá la tarifa a abonar o el número de horas que ha permanecido el coche en el parking. El usuario podrá seleccionar una opción u otra mediante un interruptor. A medida que el usuario vaya introduciendo el dinero en la máquina, esos mismos displays mostrarán el importe que falta por introducir, pudiendo seguir eligiendo el usuario la otra opción, es decir, visualizar las horas. En el momento en el que finalice el pago, se encenderá un led indicativo. La máquina admite monedas de 1 y 2 euros y billetes de 5 y 10 euros y dispone de un reconocedor que proporciona esta información en binario al sistema a diseñar. Para simplificar el problema, se supondrá que los coches sólo permanecen en el parking a lo largo del mismo día. a) Realizar un diagrama de bloques del circuito, indicando claramente las entradas y salidas de cada bloque (qué representan, número de bits razonado, número máximo y mínimo a obtener, registro a utilizar razonado...). b) Realizar el diseño óptimo de cada bloque del apartado anterior, utilizando los circuitos integrados que se describen en la hoja anexa y el mínimo número de puertas lógicas. Determinar el tipo de display a utilizar y realiza las conexiones adecuadas para la cancelación de ceros no significativos. Nota 1: Los circuitos que se DEBEN utilizar pueden consultarse en el apartado correspondiente de la hoja anexa. Nota 2: Todas las patillas de los integrados deben estar correctamente conectadas. No es necesario ponerlas en el mismo orden que en el diagrama. Nota 3: Los números negativos en complemento a dos. Nota 4: Los bloques que haya que desarrollar funciones lógicas a partir de tablas de verdad, basta con indicar los mintérminos o los maxtérminos que la componen. Nota 5: En caso de tener que diseñar algún convertidor, debe explicarse detalladamente su lógica. Los Circuitos Integrados que se van a utilizar: 7483, 7447, 7485, 74157.

Ejercicio 6.3: Sean 6 países (A, B, C, D, E, F) que votan diversas propuestas en un consejo. El resultado de la votación será SI o NO visualizados en dos displays de 7 segmentos. En caso de empate, decide el país A. Además, el país anfitrión tiene un interruptor de trampa (T) para dar la vuelta al resultado, de modo que se represente el NO a pesar de haberse aprobado la propuesta y viceversa. Finalmente, dispone de otra entrada (N/P) para disponer que se represente el numero de votos afirmativos en vez de las palabras SI/NO. De ese modo, si N/P=1, la visualización en el display será, opcionalmente: Si N/P=0, en los displays debe representarse el número de votos afirmativos. Por motivos de imagen pública, en caso de hacer trampa (T=1), se visualiza el SI o el NO, independientemente del valor que tome N/P. a) Realizar un diagrama de bloques del circuito, indicando claramente las entradas y salidas de cada bloque (qué representan, número de bits razonado, número máximo y mínimo a obtener, registro a utilizar razonado...). b) Realizar el diseño óptimo de cada bloque del apartado anterior, utilizando los circuitos integrados que se describen en la hoja anexa y el mínimo número de puertas lógicas. Determinar el tipo de display a utilizar. Nota 1: Todas las entradas utilizables de los circuitos integrados deben estar conectadas correctamente. Nota 2: No es necesario que el orden de las patillas de los circuitos integrados sea el que aparece en la hoja de características, a la hora de dibujarlos. Nota 3: Los circuitos que haya que diseñar mediante tablas de verdad y mapas de Karnaugh, no es necesario dibujarlos ni realizar la simplificación. Basta con expresar la tabla de verdad con claridad y la expresión canónica de cada función. Nota 4: Obsérvese que no se permite utilizar comparadores, por lo que se utilizará la operación resta para determinar si un número es mayor que otro. Para ello, se utilizará la codificación en complemento a dos. Los Circuitos Integrados que se van a utilizar: 74138, 74352, 74157, 7447, 7483.

Circuitos Integrados a utilizar: PA. Sesión 6. Circuitos combinacionales modulares. Bloques. Año académico 2014-2015

74183 74352