SASE MARZO PRELIMINAR. TDP Inertial Reference Unit

Transcripción

1 SASE MARZO PRELIMINAR TDP Inertial Reference Unit

2 SBC695 HARDWARE Introducción. Diagrama en Bloques. SBC21020 SBC695 CPU SBC Diagrama Características Generales. Características Rad Hard. Canales de Comunicaciones Mil1553 CAN. RS-422 boot logic. Manejo de Interrupciones. FPGA- EDAC CPU SBC695 Canales de Comunicaciones RS-422 Manejo de Interrupciones Diseño del circuito impreso. Disipación del calor. Resultados. Ensamble mecánico, ensayos térmicos. Preformadora para CI.

3 SBC SOFTWARE Descripción General Esquema simplificado SBC21020 CAN_ 2 IFOGs CAN_ 1 SBC695-GPS

4 SBC21020 DIAGRAMA EN BLOQUES FUNCIONAL RS422 ISO LVDS MIL1553 UART CAN IEEE-1355 BUSES TSC21020 DATA RAM 512KW EDAC TSC21020 EDAC PROGRAM EEPROM 384KX16 EEPROM 128KW PROGRAM RAM 512KX48 JTAG EDAC BOOT LOGIC UART SERVICIO

5 SBC695 DIAGRAMA EN BLOQUES

6 SBC21020 CPU TSC21020F CARACTERÍSTICAS GENERALES Procesador de punto flotante (IEEE-754) Arquitectura Harvard Performance 20 MIPS, Formato de datos de punto flotante de 32 bits y 40 Formato de datos de punto fijo de 32 bits, con acumuladores de 80 Secuenciador de programa Cambio de registros de contexto en 1 100% compatible con ADSP (Analog Devices) CARACTERÍSTICAS RAD No presenta SEL por debajo de un umbral de LET de 80MeV/mg/cm Ensayado con dosis totales de 100krads (SI) de acuerdo a metodo 1019 de norma MIL STD Tasa SEU en orbita GEO mejor que 5e-7 Errores/Disp/Día (peor Grados de calidad ESCC 9512/002 y QML-Q ó V con

7 SBC21020 CPU TSC21020F

8 2.56 x 10 5 SBC21020-SBC695 CANALES DE COMUNICACIONES MIL1553 ADDRESS AND DATA BUS CONTROLADOR BU TRANSFORMADOR BUS BUS CONECTOR DE SALIDA Twinax CANALES DE COMUNICACIONES CAN CONTROLADOR I SELECTOR DRIVER AT7908E CAN TX CAN RX CD4052 CAN TXA/A CAN TXA/B CAN RXA/A J1 PRINCIPAL CONTROLADOR II AT7908E CAN TX CAN RX CD4052 CAN TXA/B CAN TXB/A CAN TXB/B CAN RXB/A S1 J2 J3 SECUNDARIO AUXILIAR CAN TXB/B

9 SBC21020 SBC695 CANALES DE COMUNICACIONES IEEE1355 DUAL PORT RAM CONTROLADOR I DRIVERS CONECTORES M67025E (8k x 16) M67025E (8k x 16) TSS901E J1 J2 PRINCIPAL SECUNDARIO ADDRESS AND DATA BUS DUAL PORT RAM M67025E (8k x 16) M67025E (8k x 16) CONTROLADOR II TSS901E DRIVERS CONECTORES J1 J2 J3 PRINCIPAL SECUNDARIO AUXILIAR ADDRESS AND DATA BUS

10 SBC21020 CANALES DE COMUNICACIONES -RS422 CONTROLADOR I DRIVER CONECTORES J1 J2 J9 PRINCIPAL SECUNDARIO Umbilical CONTROLADOR II J9 Umbilical Boot_control_FPGA

11 SBC HARDWARE MANEJO DE INTERRUPCIONES CPU AT40K Irq3 EDAC-P INTADC INTPORT TSC21020 Irq2 Irq1 Irq0 MIL1553 CAN1 CAN2 IEEE IEEE INTSync.

12 SBC21020 FPGA AT40KFL040 Distribución de funciones Boot_control_FPGA Circuito de control y booteo. Control de Watchdog. Reloj de tiempo de misión. Selector entrada PPS. EDAC memoria de programa. Interfaz de servicio. 1 Uart. FPGA2 Circuitos de comunicaciones 5 UART. Selector de periféricos. EDAC memoria de datos. Control de Interrupciones. Control del controlador CAN. Control del conversor ADC. Control del controldor 1355.

13 SBC21020 FPGA AT40KFL040 EDAC EDAC CPU AT40K CS TSC21020 RD/WR SELECTOR DATABUS RD/WR ADDRESSBUS DATA MEMORY/PROGRAMM MEMORY EDAC - Funcionamiento en Paralelo. - Implementa código de Hamming extendido. - Detección de 2 bits de error, corrección de 1. - En caso de 2 Bits. Indica en Registro pero no corrige. Modos de trabajo. - Corrección. - Corrección y re-escritura.

14 SBC695 DIAGRAMA EN BLOQUES

15 Características de la CPU, CODIGO: TSC695F, ATMEL CARACTERÍSTICAS GENERALES SBC695 Unidad Integrada Basada en Arquitectura RISC SPARC V7 de Alta performance. Unidad de Punto Flotante Optimizada para 32/64-bit. Periféricos On-chip EDAC y Generador y Corrector de Paridad Interface de Memoria Timers Controlador de Interrupciones con 5 Entradas Externas Interface de Propósitos Generales (GPI) Dual UART Interface 8- or 40-bit boot-prom (Flash). IEEE Puerto de Acceso a Prubas(Test Access Port - TAP) para Debugging and Test. Performance: 20 MIPs/5 MFlops (Doble Precisión) a SYSCLK = 25 MHz. CARACTERÍSTICAS RAD HARD Testeado hasta Dosis Totales de 300 KRADs (Si) de acuerdo a MIL STD 883 Método SEU Tasa de Eventos mejor que 3 E-8 Error/Componente/Dia (Peor Caso). No presenta SEL por debajo de un umbral de LET de 80 MeV/mg/cm2. Grado de Calidad: ESCC con 9512/003 y QML-Q o V con

16 SBC695 CPU

17 SBC695 CANALES DE COMUNICACIONES - RS422

18 SBC695 MANEJO DE INTERRUPCIONES

19 SBC21020 SBC695 DISEÑO DEL CIRCUITO IMPRESO Observaciones: La tarea de definición y selección de componentes es ardua y consume muchas horas-hombre. La información provista por los fabricantes es insuficiente en muchos casos. La experiencia lograda aquí puede compartirse con otros grupos para ahorrar tiempos.

20 Diseño PCB 10 Capas 5 Capas para conexionado de señales 4 Capas para planos de alimentación 1 Capa para disipación de calor SBC21020 SBC695 CIRCUITO IMPRESO

21 SBC21020 SBC695 CIRCUITO IMPRESO Plano para disipación de calor - Potencia aprox. a disipar : 9 Watt (valores similares en ambas placas) Via de Fij ación Sol dadur a Pl ano de Disipación Vias Ter micas Sopor t e

22 SBC21020 CIRCUITO IMPRESO

23 SBC695 CIRCUITO IMPRESO FABRICADO BOTTOM TOP

24 Ensamble mecánico final SBC21020-SBC695

25 SBC21020-SBC695

26 SBC21020-SBC695

27 Design Test Implementation & Results MEDICION TEMPERATURA FRAME 2 Ambiente: horno - Presión: 1 atm Ser ie1 Ser ie2 Ser ie3 Ser ie4 Ser ie5 Ser ie6 Ser ie7 Ser ie8 Ser ie9 Temperatura [ºC] Tiempo [min]

28

29 GRACIAS POR SU ATENCIÓN!