Manual de prácticas del Laboratorio de Dispositivos de Almacenamiento y de Entrada/Salida

Transcripción

1 Secretaría/ivisión: Área/epartamento: Manual de prácticas del Laboratorio de ispositivos de Almacenamiento y de Entrada/Salida ivisión de Ingeniería Eléctrica epartamento de Computación Implementación de memorias de mayor capacidad. Práctica 7.

2 ivisión de Ingeniería Eléctrica. epartamento de Computación. Laboratorio de ispositivos de Almacenamiento y de Entrada Salida. Implementación de memorias de mayor capacidad. N de práctica: 7 Nombre completo del alumno Firma Número de brigada: Fecha de elaboración: Grupo: Elaborado por: Revisado por: Autorizado por: Vigente desde: 2

3 ivisión de Ingeniería Eléctrica. epartamento de Computación. Seguridad en la ejecución Peligro o fuente de energía Riesgo asociado Tensión alterna Electrocución 2 Tensión continua año a equipo PRECAUCIÓN: Conectar dispositivos al puerto paralelo implica el riesgo de daños permanentes a la tarjeta madre de la PC, tenga siempre presente extremar precauciones al trabajar en el puerto paralelo. Lea el contenido de la práctica y asegúrese de comprenderlo. Se recomiendan conocimientos sólidos en electrónica y programación para manipular el puerto paralelo. Objetivo de la práctica. Que el alumno sea capaz de implementar memorias de mayor capacidad, ya sea en cuanto al número de palabras y/o al número de bits por palabra. Introducción. Las memorias de sólo lectura y las memorias de lectura-escritura, son construidas con diferentes capacidades y organizaciones, sin embargo hay ocasiones en que se requiere memorias de mayor capacidad, ya sea que se necesite una palabra de memoria con mayor número de bits o que se requiera una mayor capacidad en cuanto al número de palabras o ambas. Por consiguiente se vuelve importante ver los aspectos básicos para poder llevar a cabo dicha implementación. Para llevar a cabo una implementación es necesario tener claro lo que queremos, saber con qué recursos contamos, así como nuestras limitaciones que tenemos, por lo tanto es indispensable preguntarnos lo siguiente: Qué organización tendrá la memoria a implementar? 3

4 ivisión de Ingeniería Eléctrica. epartamento de Computación. Con qué tipos de circuitos integrados de memorias se cuenta? Otras restricciones, tales como precio, consumo de corriente, tiempo de acceso, número máximo de circuitos integrados, etc. Una vez contestadas las anteriores preguntas se procederá a implementar la memoria con el circuito integrado seleccionado tomando en cuenta: Número de circuitos integrados que se necesitan para alcanzar la capacidad deseada, tanto en el número de palabras como en el número de bits por palabra. Número de líneas de direccionamiento que se requieren. Número de líneas de entrada salida. Líneas de habilitación y de control. Circuitería adicional para que funcione correctamente la implementación, etc. A continuación se verán dos ejemplos de implementación, en los cuales el problema se limitará a realizar la implementación requerida, suponiendo que ya se tiene elegido el circuito integrado que más nos favorece para realizarla. Además veremos ejemplos sencillos, los cuales nos proporcionarán los elementos necesarios para poder atacar problemas más complicados. a) Implementar una memoria de lectura escritura que tenga una organización de 256 x 8, contando con circuitos integrados de memorias RAM, que tienen una organización de 256 x 4 y sus salidas son del tipo tres estados. 4

5 ivisión de Ingeniería Eléctrica. epartamento de Computación. En la figura, se muestra, lo que se tiene y lo que se desea, con las respectivas líneas de direccionamiento, entrada y salida de datos, habilitación, de control, etc. Figura. Lo que se tiene y lo que se desea. Como podemos observar se cuenta con una memoria RAM con una organización de 256 x 4, siendo necesarias 8 líneas de direccionamiento para las 256 palabras que contiene (ya que 2 8 =256). Cada palabra de memoria está constituida por 4 bits, note que este tipo de memoria cuenta con cuatro líneas de entrada/salida de datos. Ahora bien, se requiere implementar una memoria RAM con una organización de 256 x 8. En este caso se requiere solamente incrementar el tamaño de la palabra de 4 a 8 bits, la capacidad en el número de palabras no varía. Por lo que se requerirán dos circuitos integrados de 256 x 4 para alcanzar el número de ocho bits por palabra, véase figura 2, las líneas de direccionamiento AO a A7 van en paralelo a ambos circuitos, al igual que la línea de lectura escritura, así como la línea de habilitación general, (ya que se requiere que los dos circuitos integrados estén habilitados al mismo tiempo), de tal forma que del primero se obtengan las cuatro primeras líneas de entrada/salida de datos y del segundo las otras cuatro, convirtiéndose la palabra a 8 bits. 5

6 ivisión de Ingeniería Eléctrica. epartamento de Computación. Figura 2. Implementación de la memoria RAM con una organización de 256 x 8. b) Implementar una memoria RAM con una organización de K x 8 a partir de circuitos integrados RAM de 256 x 4. 6

7 ivisión de Ingeniería Eléctrica. epartamento de Computación. Figura 3. En este caso se quiere aumentar la capacidad tanto en el número de palabras como del número de bits por palabra. En primer lugar se debe de implementar una RAM de 256 x 8, (que sería idéntico al ejemplo anterior), utilizaremos el bloque de 256 x 8 de la figura 2. Para alcanzar la capacidad de K se requieren de cuatro bloques de 256 x 8, véase figura 4, de los cuales uno sólo debe de habilitarse, dependiendo del valor de las líneas A8 y A9, por consiguiente utilizaremos un decodificador 2 x 4. Además el habilitador del decodificador será utilizado como el habilitador general de la memoria. La línea de lectura/escritura (L/E) general debe ir conectada a las líneas de lectura/escritura de los cuatro bloques. Las líneas de entrada/salida de cada bloque de 256 x 8, deben estar unidas en los cuatro bloques, de tal forma que se obtengan las ocho líneas de entrada/salida (/S a 8/S8), quedando implementada la memoria. 7

8 ivisión de Ingeniería Eléctrica. epartamento de Computación. Figura 4. Implementación de la memoria RAM con una organización de K x 8. 8

9 ivisión de Ingeniería Eléctrica. epartamento de Computación. esarrollo. ) Implemente y alambra una memoria RAM estática la cual tenga lo doble de capacidad en cuanto al número de palabras original, véase Tabla (la palabra deberá ser al menos de 8 bits). El tamaño de la palabra de memoria debe seguir igual. En caso necesario realice la circuitería necesaria para que funcione correctamente, debiendo tener el número de líneas de direccionamiento apropiado, entrada y salidas de datos, líneas de control y de habilitación. Compruebe el correcto funcionamiento (*) y llame al instructor para su verificación, ejemplo; si la memoria seleccionada es de 2K x 8, la implementación deberá ser de 4K x 8. En el Bus de ATOS (0 a 7) conectar un display de 7 segmentos (sobrará un bit) y mostrar su nombre y primer apellido, grabando el dato necesario para su representación, el bit restante será utilizado para habilitar la escritura de la memoria RAM. La forma de programar la memoria RAM, será conectando el puerto paralelo al bus de datos de la memoria (0 a 7) por medio de un programa de la PC (como se mostró en la práctica anterior). El mapa de direcciones deberá utilizar diferentes espacios de memoria de todo el circuito integrado. (esde la dirección más baja, a la más alta). La grabación de datos deberá hacerlo por medio del puerto paralelo (ingreso de datos 0 a 7), las direcciones pueden ser en forma manual, para demostrar su lectura ahora el puerto deberá retirarlo del bus de datos y conectarse al bus de direcciones (A0 a An-), al menos 8 direcciones deben ser usadas, las demás pueden quedar fijas. Mostrar al instructor su funcionamiento. Mostrar la Tabla de información. (irección (en binario y decimal), datos (binario), Símbolo mostrado en display) 9

10 ivisión de Ingeniería Eléctrica. epartamento de Computación. Caracter An- An-2 An H * * * * * * * 0 O * * * * * * * 0 L * * * * * * * 0 A * * * * * * * 0 A3 A2 A A0 irección decimal Tabla. Usar 8 bits del bus de direcciones (A0 a An-), las demás fijas. 0 Figura 5. iagrama de bloques de la forma de conectar el puerto paralelo y la RAM. 2) Implemente y alambra ahora una memoria RAM estática la cual tenga el doble de la capacidad en cuanto al número de bits por palabras, la capacidad en cuanto al número de palabras no varía con respecto al original, véase la tabla 2. Compruebe el correcto funcionamiento (*) y llame al instructor para su verificación, ejemplo; si su memoria es de 2K x 8, el resultado será una memoria de 2K x 6. Realizar la misma forma de guardar y representar la información que el inciso anterior, sólo que en esta se tendrá que conectar dos displays de 7 segmentos y

11 ivisión de Ingeniería Eléctrica. epartamento de Computación. mostrar en modo de corrimiento el NOMBRE y APELLIO de los integrantes del equipo. Llenar la tabla 2 de acuerdo a sus datos, y mostrarla al instructor. (Se deberá presentar la tabla de las direcciones y los datos guardados en formato binario y decimal). El proceso deberá hacerlo usando el puerto paralelo como el inciso anterior. Caracter H * * * * * * * 0 * * * * * * * 0 O * * * * * * * 0 * * * * * * * 0 L * * * * * * * 0 * * * * * * * 0 A * * * * * * * 0 * * * * * * * 0 5 An- An-2 An-3... A 3 A 2 A A 0 irección decimal Tabla 2. 3) Estime de acuerdo a la hoja de especificación el tiempo de retraso que tendría la memoria utilizada. 4) Seleccione de un Manual de memorias, un circuito integrado de una memoria RAM dinámica e implemente el diseño (en papel) de una memoria que presente dos veces el número de bits de la palabra original, (el número de palabras no se modifica). 5) Utilizando el circuito integrado seleccionado del inciso anterior (RAM dinámica), ahora implemente el diseño (en papel) de una memoria que presente lo doble de su capacidad original en palabras, (el número de bits por palabra no se modifica). Explique a que problema se enfrentó. Qué diferencias hay con respecto a la implementación de la RAMs estáticas, explique a detalle cada una de ellas. Qué pasaría si las salidas del circuito integrado de la memoria fueran del tipo colector abierto o tres estados?, qué modificaciones habría? Incluya en su reporte una copia de las hojas de especificaciones de los circuitos integrados de las memorias seleccionadas por usted.

12 ivisión de Ingeniería Eléctrica. epartamento de Computación. Material. 2 C.I. RAM estática (dependerá de la memoria que el alumno seleccione) Se recomienda: CMOS Static RAM 66 (2K x 8 bits) 2 isplay de 7 segmentos, cátodo común. Circuitos integrados que se requieran de acuerdo a su implementación, Hojas de especificaciones de los circuitos integrados que se utilizarán. Nota: Para obtener calificación de 0, deberá terminar y presentar el 50% de la práctica en la primera sesión, si fueran necesarias dos sesiones. Previo. ) escribir detalladamente los pasos que se deben seguir para implementar una memoria de mayor capacidad, tomando en consideración entre otras cosas: Con qué tipo de circuitos integrados de memoria se cuenta para realizar la práctica?, Cuál es su capacidad y organización?, etc. (2 puntos) IMPORTANTE: Presentar la hoja de especificaciones de la RAM adquirida para conocer su tiempo de acceso, así como la configuración de terminales del mismo. 2) ibujar detalladamente el diagrama eléctrico de los arreglos de memoria de los puntos y 2 del desarrollo de la práctica, tomando como circuito integrado de memoria original el adquirido, es decir, con el que se desarrollará la práctica. (4 puntos). Nota: 2 puntos de previo y 2 de presentación de armado. 2

13 ivisión de Ingeniería Eléctrica. epartamento de Computación. Para cada implementación (inciso y 2) dibujar: Número de líneas de direccionamiento que se requieren Número de líneas de entrada/salida. Líneas de habilitación y control Circuitería adicional para que funcione completamente la implementación. 3) Mencione las diferencias principales entre una RAM estática y una RAM dinámica. (.5 puntos) 4) ibuje detalladamente la implementación de una memoria RAM dinámica que usted elija, en donde se incremente al triple el número de bits por palabra). Ejemplo; (si la RAM es de K x 8, la implementación deberá quedar de K x 24). (.5 puntos) 5) ibuje detalladamente la implementación de una memoria RAM dinámica que usted elija, en donde se incremente al doble la capacidad de almacenamiento. Ejemplo; (si es de K x 8, deberá quedar de 2K x 8). ( punto) Para cada implementación (inciso 4 y 5) dibujar: Número de líneas de direccionamiento que se requieren Número de líneas de entrada/salida. Líneas de habilitación y control Circuitería adicional para que funcione completamente la implementación. 3