Bloques estandarizados

Transcripción

1 Bloques estandarizados Mario Medina C. Más allá de las puertas lógicas Complejidad creciente de diseños hace necesario buscar nuevos niveles de abstracción por sobre las compuertas discretas Funciones más complejas, sin aumentar el número de conexiones externas Alternativas de mayor escala de integración MSI (Medium-Scale Integration) LSI (Large-Scale Integration) de funciones booleanas Uso de bloques estandarizados Codificadores y decodificadores Multiplexores y demultiplexores Implementaciones ASIC Alternativas programables PLA/PAL Memorias ROM Bloques estandarizados Semi-sumador Sumador completo Sumador con propagación de acarreo Sumador con acarreo anticipado Comparador Codificador Decodificador Multiplexor Demultiplexor Circuito semi-sumador Circuito sumador completo A B C out Suma C in A B C out Suma 24 Mario Medina

2 Circuito sumador completo Circuito sumador completo Construido con dos semi-sumadores Sumadores en paralelo Sumador de 2 bits Sumador paralelo de 4 bits Sumador paralelo de 4 bits (74LS283) Retardos de propagación, 74LS Mario Medina 2

3 Sumador paralelo de 8 bits Sumador paralelo de 6 bits 4 sumadores paralelos de 4 bits en cascada Retardo de propagación aumenta linealmente Retardo de propagación, sumador de 4 bits Sumador de anticipación de acarreo Llamado también carry-lookahead adder Acarreo puede ser Generado: si entradas A y B a un sumador son C g = AB Propagado: si el acarreo de entrada C in se refleja en un acarreo de salida, lo que ocurre si al menos una de las entradas es y C in es Cp = A + B C out = C g + C p C in Acarreos generados y propagados generado propagado propagado propagado Sumador de anticipación de acarreo 24 Mario Medina 3

4 Circuito de anticipación de acarreo Circuito comparador de 4 bits 7485 Circuitos comparadores en cascada Codificadores Bloque de 2 n entradas y n salidas Se llama codificador 2 n -a-n o de n bits Transforma la única entrada activa a algún código (Binario, Gray, BCD, etc.) i si xi y E y (xk k i) z enotro caso Codificadores Sólo una entrada puede estar activa a la vez EntradaE esunaseñalde control, no de datos Habilita o deshabilita el bloque Deshabilitación deja todas las salidas en alto o bajo, dependiendo de la lógica definida para el bloque Codificador de prioridades Codifica la entrada de mayor prioridad que está activa Puede haber más de una entrada activa a la vez Necesario establecer prioridad entre las entradas Salida adicional indica si no existen entradas activadas 24 Mario Medina 4

5 Codificador de prioridades Salida abc codifica entrada activa de mayor prioridad Entrada y 7 tiene mayor prioridad que y Salida d indica que hay una entrada activa y y y2 y3 y4 y5 y6 y7 a b c d X X X X X X X X X X X X X X X X X X X X X X X X X X X X Codificador de prioridades 74LS48 8 entradas activas bajas 3 salidas activas bajas HPRI: entrada de más alto valor tiene prioridad EI: activación activa baja EO y GS: salidas activas bajas para conexión en cascada Codificador de prioridades 6- a-4 en cascada Decodificadores Bloque de n entradas y 2 n salidas Se llama decodificador n-a-2 n Función inversa a codificador Activa una de las salidas en función del valor de las entradas Demás salidas inactivas o complementadas Señales de salida mutuamente excluyentes z i si x i y E enotrocaso Implementación decodificador 2-a-4 Decodificador 3-a-8 Implementación usa 8 ANDs de 3 entradas 24 Mario Medina 5

6 Ejemplo: decodificador 4-a- para BCD 842 Ejemplo: decodificador 4-a- Decodificador para dígitos BCD 842 Salidas activas bajas Decodificador 4-a-6 74LS54 Decodificador 5-a-32 usando decodificadores 4-a-6 Salidas y activación activas baja con decodificadores Implementar funciones f y f 2 con decodificador 4-a-, salida activa baja f = m + m 2 + m 4 f 2 = m 4 + m 7 + m 9 Reescribiendo f = (m m 2 m 4 ) f 2 = (m 4 m 7 m 9 ) Multiplexores o selectores Bloque de 2 n entradas de datos, n entradas de control y señal de salida También se debe añadir la señal de habilitación E Si el bloque está habilitado, la señal de control s selecciona una de las entradas para ser Si E dirigida hacia la salida Y xc, c sss 2 24 Mario Medina 6

7 Operación de un multiplexor 2-a- Multiplexor 2-a- Escoge la entrada basada en señal de control Z = A *I + A*I Multiplexores 2 n -a- 2 n entradas n señales de control Multiplexor 8-a- Multiplexor de 8 entradas 74LS5 Entradas I a I 7 Señales de control abc Multiplexor 6-a- usando multiplexores 8-a- Multiplexor de datos Multiplexor cuádruple con entradas y salidas de bus de 4 bits 24 Mario Medina 7

8 Multiplexor de 2 entradas cuádruple 74LS57 Demultiplexores o distribuidores Función inversa al multiplexor Bloque de entrada, 2 n salidas de datos, n entradas de control Además de la señal de habilitación E Si el bloque está habilitado, la señal de entrada es enviada a la salida seleccionada mediante la señal de control s Las salidas son mutuamente excluyentes z i x si E si E e i c o i c Demultiplexores o distribuidores Notar la similitud entre las descripciones de un demultiplexor y un decodificador Usados adecuadamente sus operaciones son intercambiables De hecho, los fabricantes clasifican los demultiplexores como demultiplexers/decoders Demultiplexor 4-a-6 Decodificador 4-a puede ser usado también como demultiplexor Usar entradas como líneas de selección de datos Usar habilitación como entrada de datos Describiendo un multiplexor de 2 y 4 entradas mediante una tabla de verdad, podemos escribir sus funciones de transferencia como z A I A I z A B I A B I A B I 2 A B I 3 En forma general z n 2 - Esto corresponde a una expresión en minitérminos Representación en dos niveles (AND-OR) Expresión general de un multiplexor de n: indica que éstos pueden ser utilizados como generadores de minitérminos Más que un selector, es un bloque de propósito general k m I k k 24 Mario Medina 8

9 A B C F C Sistemas Digitales Multiplexor puede implementar una tabla de verdad en forma directa Ejemplo Ejemplo de implementación F(A 2, A, A ) m m3 m5 m6 F(A, B,C) m m2 m6 m7 Conexión a +5V equivale a lógico Cualquier función de n variables puede implementarse en forma directa con un MUX de 2 n -a- El número de entradas a un MUX suele ser limitado Comercialmente no se fabrican con muchas entradas Ejemplo: implementar la siguiente función con un MUX de 4-a- F(A, B, C) = A B C + A BC + AB F(A, B, C) = A B (C ) + A B(C ) + AB () + AB() Metodología general (particionar la función) Seleccionar n- variables como entradas de control Variable restante se usará como entrada Cada combinación de las n- variables define 2 celdas de la tabla de verdad Si la variable de entrada es constante en o, la entradaasociadaal MUX será o Si la variable de entrada cambia su valor, la entrada al MUX será la variable de entrada o su complemento Implementar con un MUX de 8: la función F(A, B, C, D) = m(,, 3, 6, 7, 8,, 2, 4) El método es general para más variables, pero las entradas serían función de las variables que no se definen como de control Requiere uso de bloques lógicos en las entradas 24 Mario Medina 9

10 Otro ejemplo F(A, B,C,D) m(,2,5,6,7,8,,2,3,5) Implementar un MUX de 8: con 2 MUX de 4: y un MUX de 2: 4 MUX de 2: y un MUX de 4: : demultiplexor Cualquier función de n variables puede implementarse con un demultiplexor de n entradas de control y puertas OR Cada combinación de entradas selectoras corresponde a un minitérmino de una función Todas las salidas que corresponden a un minitérmino se usan como entradas a un OR que calcula la función final con demultiplexor Implementar las siguientes funciones con un demultiplexor de 8 salidas F(C, B, A) = m(, 2, 3, 7) G(C, B, A) = A BC + AB C + ABC Circuitos integrados comerciales imponen limitantes a número de entradas disponibles Inclusión de entradas de control, como la de habilitación E, permite interconectar jerárquicamente distintos bloques para formar bloques más grandes Un MUX de 32-a- puede implementarse con 4 MUX de 8: y un decodificador de 2-a-4 Decodificador 5:32 puede implementarse con decodificador de 2:4 y 4 decodificadores de 3:8 Fan-Out y buffers Unasalidade compuertalógicasólose puede conectar a un número limitado de otras entradas Limitación de implementación Buffer No modifica el valor lógico de la entrada Mejora las características eléctricas de la salida Permite aumentar el fan-out 24 Mario Medina

11 Fan-Out y buffers Función buffer F = C Permite conectar más entradas a la salida Conectando salidas No se pueden conectar directamente dos salidas Buffers de 3 estados Buffer que aísla la entrada de la salida Si B es, C = A Si B es, A y C no están conectados 3er estado es alta impedancia (Z) Buffer de 3 estados Tipos de buffers de 3 estados Salidas activa alta/baja Control activo alto/bajo Circuitos con buffers de 3 estados Construyendo un multiplexor de 2-a- con buffers de 3 estados Nótese que salidas de buffers están conectadas directamente! Si B =, D = A Si B =, D = C D = AB + BC Construyendo circuitos con buffers de 3 estados Si BD =, F = Z (alta impedancia) Si BD =, F = C Si BD =, F = A Si BD =, Error! Conflicto entre las salidas Debe garantizarse que BD nunca será Cómo? Decodificador 24 Mario Medina

12 Buffers de 3 estados como alternativas a MUXes Sumador de 4 bits Sum = (EnA*A + EnB*B + EnC*C + EnD*D) + E Sólo una entrada de habilitación activa a la vez Líneas bidireccionales utilizando buffers de 3 estados Terminal bidireccional construido con buffer de Salida 3 estados Si buffer está activo, terminal corresponde a Entrada salida del circuito Si buffer está inactivo, terminal corresponde a entrada al circuito Enable Terminal Bus de datos bidireccional 24 Mario Medina 2