UNIDAD 2. Unidad de Microprocesador (MPU) Microprocesadores Otoño 2011

Transcripción

1 1 UNIDAD 2 Unidad de Microprocesador (MPU) Microprocesadores Otoño 2011

2 Contenido 2 Unidad de Microprocesador Generalizada Memoria Dispositivos de Entrada y Salida Sistemas basados en Microprocesadores

3 3 Unidad de Microprocesador Generalizada La Unidad de Microprocesador (MPU) es un dispositivo lógico programable con un determinado conjunto de instrucciones. El proceso de ejecución de una instrucción consiste en adquirir, decodifica y ejecutar la tarea especifica

4 MPU 4 Ejecutar Adquirir Decodificar El proceso de comunicación y operaciones relacionadas entre el MPU y dispositivos externos se clasifica en dos categorías Operaciones iniciadas por el MPU Operaciones iniciadas por los periféricos

5 Operaciones del MPU 5 MPU Lectura de Memoria Escritura de Memoria Lectura de I/O Escritura de I/O Perifericos Reset Interrupción Espera Solicitud del Bus

6 Unidad de Memoria 6 Dirección Memoria La Unidad de Memoria es un conjunto de registros de 8 bits. Cada registro esta definido como una localidad de Memoria La localidad de memoria es identificada por un numero conocido como dirección Registro de 8 bits

7 Operaciones del MPU 7 El bus es un conjunto de señales que se activan al mismo tiempo para proveer información Los pasos para ejecutar las operaciones del MPU son: Identificar la locación de memoria o la dirección del periférico Proveer las señales de sincronización y temporización Transferir los datos

8 Operaciones del MPU 8 Adquirir Decodificar Ejecutar Identifica dirección de memoria o periférico Provee las señales de sincronización Transfiere datos Dirección Datos Señales de Control

9 Buses 9 Reconocimiento de Solicitud Unidad de Microprocesador A m A 0 D n D 0 Bus de Dirección Bus de Datos Señales de Control Microprocesadores tales como Z80 y 8085 tienen 16 líneas en su bus de dirección. Por lo tanto son capaces de direccionar 2 16 = 64K

10 Buses 10 Bus de datos El tamaño del bus de datos determina el tamaño del numero binario que puede ser transferido. El tamaño del bus de datos afecta el desempeño y rapidez del microprocesador Bus de Control El MPU genera una señal de control especifica para las siguientes operaciones Lectura de memoria Escritura de memoria Lectura I/O Escritura de I/O

11 Solicitud Externa 11 Existen varios ocasiones en las que la operación del MPU puede ser interrumpida Reset Empieza nuevamente desde el principio Interrupción Para tu proceso actual y realiza algo mas critico Espera Cuando la velocidad de respuesta de la memoria es muy lenta, retrasa la operación del MPU Solicitud del Bus Cuando las operaciones del MPU son lentas comparadas con los periféricos, entonces los periféricos pueden solicitar el uso de los buses

12 Bus Interno 12 Arquitectura Interna del Microprocesador Decodificador de Instruccion Registros Unidad Lógica Aritmética (ALU) Banderas Registros Apuntadores a Memoria

13 EPROM Memoria Borrable EEPROM 13 Read-Only Memory (ROM) Flash ROM Primaria Permanente PROM Memoria Read/Write Memory Estática Dinámica Floppy Secundaria Acceso Aleatorio Acceso Serial Discos Cintas Magneticas Duro CD-ROM

14 Memoria Primaria 14 Memoria de Lectura y Escritura comúnmente conocida como RAM (Random Access Memory) La memoria RAM es volátil, lo que significa que cuando la alimentación se apaga, pierde toda la información Existen dos tipos de memoria RAM Memoria Estática Memoria Dinámica

15 RAM 15 Memoria Estática (SRAM) Almacena los bits como voltaje Tiene una baja densidad pero alta velocidad Es una memoria cara y consume mayor potencia que la dinámica La memoria Cache incluida en los microprocesadores es SRAM Memoria Dinámica (DRAM) Almacena bits como carga Tiene una alta densidad y bajo consumo de potencia Es mas barata que la memoria SRAM Su principal desventaja es que la carga se fuga, por lo cual se requiere refrescarla. Por lo cual requiere circuitería extra, aumentando el costo del sistema. Para memorias pequeñas de menos de 8K es mas apropiada SRAM.

16 Read-Only Memory 16 ROM es una memoria no volátil, es decir, retiene la información aun si la alimentación es apagada. Esta memoria es usada para almacenar datos y programas que no deben ser alterados Existen 5 tipos de ROM Masked ROM PROM, EPROM EEPROM Flash memory

17 Read-Only Memory 17 Masked Rom, la información es almacenada mediante un proceso de enmascaramiento y metalización. Este es un proceso caro, pero económico para grandes cantidades de producción. PROM (Programable ROM). Esta memoria esta formada por una matriz de polisilicio y sus líneas actúan como fusibles. Esta memoria puede ser programada por medio de un programador que quema los fusibles.

18 Read-Only Memory 18 EPROM (Erasable Programable ROM). Esta memoria almacena la información como carga de la compuerta de un transistor. Esta memoria se programa aplicando voltaje alto para cambiar la carga del transistor. La memoria puede ser borrada exponiéndola a luz ultravioleta a través de su ventana de cuarzo Debido a la facilidad de programación y borrado es ideal para el desarrollo de proyectos experimentales Sus desventajas son Se debe sacar del sistema para borrarla El chip completo es borrado El proceso de borrado toma 15 a 20 min

19 Read-Only Memory 19 EEPROM (Electrically Erasable PROM). La información puede ser alterada usando señales eléctricas al nivel de registro, y no borrar el chip completo Esta memoria incluye el modo de borrado completo que se lleva a cabo en 10ms Memoria Flash Es una variante de las EEPROM Esta memoria es ideal para aplicaciones de baja potencia Los niveles de borrado de esta memoria son: bloque (conjunto de registros) chip completo.

20 Memoria Primaria 20 Memoria de Escritura y Lectura (R/WM) esta formada por registros. Cada registro esta formado por flip-flops Esta memoria se ocupa para almacenar datos o programas. ROM esta formada almacena información permanentemente usando un arreglo de transistores.

21 Flip-Flops como elemento de 21 almacenamiento La memoria es un circuito que puede almacenar bits en su elemento básico de almacenamiento conocido como flip-flop Para almacenar un nuevo valor en el flip-flop requerimos de una dato y una señal de habilitación. Q D IN D Q D OUT D EN EN EN

22 Flip-Flops 22 Tri-State Buffer en la salida Celda de Memoria D IN EN D EN Q D OUT D IN WR EN D EN Q D OUT RD RD El bit almacenado puede ser leído solamente si el buffer es habilitado Al introducir un buffer en la entrada de datos del flip-flop, ahora podemos escribir solo si el buffer es habilitado

23 Registro 23 I 3 I 2 I 1 I 0 WR D Q D Q D Q D Q EN EN EN EN EN RD O 3 O 2 O 1 O 0

24 Registro 24 I 3 I 2 I 1 I 0 WR Buffer de Entrada WR EN Registro EN RD Registro de 4 bits RD Buffer de Salida O 3 O 2 O 1 O 0 El número de bits almacenados en un registro es llamado palabra de memoria.

25 Decodificador 2-4 Registro 4 8 bits 25 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 WR Buffer de Entrada A 1 A RD Buffer de Salida O 7 O 6 O 5 O 4 O 3 O 2 O 1 O 0

26 Unidad de Memoria con 8 registros 26 RD WR RD WR A 2 A 1 A R 7 R 6 R 5 R 4 R 3 R 2 R 1 R 0 Líneas de I/O

27 Chip Select Signal 27 Cuando existen líneas de dirección adicional se puede utilizar la señal de selección del chip. Esta señal habilita a uno de los dos chip y se obtiene la información del registro deseado A 3 A 2 A 3 A 2 CS RD WR CS RD WR A 1 A R 3 R 2 R 1 R 0 A 1 A R 3 R 2 R 1 R 0 Líneas de I/O Líneas de I/O

28 Requerimientos de un chip de Memoria 28 Se requiere de Líneas de dirección para identificar el registro de memoria Una señal (CS) para habilitar al chip de memoria Señales de control para lectura y escritura El número de líneas de dirección requeridas es determinado por el número de registros en la memoria 2 n registros requieren n líneas de dirección.

29 Requerimientos de un chip de Memoria 29 Si existen líneas de dirección adicionales, se usan para la señal CS La señal de control RD habilita el buffer de salida, y el dato del registro seleccionado esta disponible a la salida Similarmente, la señal de control WR habilita el buffer de entrada y la información en las líneas de entrada puede ser escrita en el registro seleccionado

30 Dispositivos de I/O El MPU usa 8 líneas de dirección para identificar dispositivos de I/O. A este tipo de direccionamiento se le conoce como Peripherals-mapped I/O El MPU puede identificar hasta 256 (2 8 = 256) dispositivos de entrada y 256 de salida Los dispositivos de entrada y salida son diferenciados por las señales de control I/O Read e I/O Write

31 Dispositivos de I/O El rango de direcciones es de 00 H a FF H es conocido como el mapa de I/O Las direcciones son referidas como dirección del dispositivo o número de puerto de I/O Para conectar dispositivos de I/O se deben resolver dos problemas Como asignarles una dirección Como conectarlos al bus de datos

32 Dispositivos de I/O En una arquitectura de bus, los dispositivos no pueden conectarse directamente al bus de datos o direcciones. Todos los dispositivos deben conectarse a través de un dispositivo de interfaz tri-estado De esta manera, los dispositivos estarán conectados y habilitados solamente si el MPU escoge comunicarse con ellos.

33 Dispositivos de I/O Los pasos para comunicarse con los dispositivos de entrada y salida son los siguientes El MPU coloca los 8-bit de dirección en el bus El MPU envía una señal de control para habilitar los dispositivos de I/O Se transfieren los datos vía el bus de datos.

34 Decodificador Bus Interno Arquitectura General de un MPU Decodificador de Instruccion Registros Dispositivos de I/O Reconocimiento de Solicitud Unidad Lógica Aritmética (ALU) Registros Apuntadores a Memoria Bus de Dirección Bus de Datos Señales de Control Banderas Buffer de Entrada MPU Buffer de Salida Memoria

35 EPROM RAM Output Port 1 Ventilador Output Port 2 Calentador Output Port 3 LCD Input Port 1 Convertidor A/D Sensor de temperatura Ejemplo de un Sistema basado en Microprocesadores A 15 A 0 Bus de Dirección MPU D 7 D 0 Bus de Datos MEMRD MEMWR IOWR IORD