Tema9. M emorias y dispositivos programables. Depar t ament o de Tec nol ogí a El ec t r óni c a Uni ver s i dad de Sevi l l a

Transcripción

1 Tema9 M emorias y dispositivos programables

2 C ontenidos M emorias: C oncepto y jerarquía de memorias. P rincipios de las memorias s emiconductoras. M emorias de acceso aleatorio (R AM ). M emorias de sólo lectura (R OM ). E xpansión de memorias. Tipos es peciales de memorias. Dispositivos programables: Arquitectura básica de una FPGA.

3 M emorias y dispositivos programables C oncepto y jerarquía de memorias

4 C oncepto de memoria Una computadora requiere del almacenamiento permanente de una gran cantidad de datos binarios. L os sistemas basados en microprocesador necesitan dispositivos de memoria con objeto de almacenar los programas y mantener los datos generados durante el procesamiento. En informática, normalmente el término memoria hace referencia a las memorias RA M y ROM y el término almacenamiento hace referencia a los discos y demás dispositivos externos.

5 C lasificación de memorias C aracterística C inta HD D R AM R OM FIFO D VD M agnética X X Tecnología S emiconductor X X X Óptica X Acces o Volatilidad Aleatorio X X S ecuencial X X X X Volátil X X No volátil X X X X

6 C lasificación de memorias Velocidad y tiempo de acces o Velocidad de acceso: C antidad de bits que se transfieren por segundo (bits por segundo) Tiempo de acceso (t access ): Intervalo de tiempo que transcurre entre la orden de acceso y el acceso al dato. E jemplo de acceso de lectura a R OM o R AM: D irecciones Dir. 1 Dir. 2 S elección chip (CS ) Bus Datos Dato 1 Dato 2 t accesscs t accessdirecc

7 Jerarquía de memorias Reg. V elocidad y Coste Caché M emoria principal (RA M y ROM ) Capacidad M emoria secundaria (HDD) A lmacenamiento externo

8 M emorias y dispositivos programables P rincipios de las memorias semiconductoras

9 M atriz de memoria básica Cada elemento de almacenamiento de una memoria puede almacenar 1 bit y se denomina celda Las memorias están formadas por matrices de celdas Cada fila de esa matriz de memoria se denomina palabra y representa la información que puede leerse/escribirse en cada acceso a la misma

10 Unidades de datos binarios Una palabra de bits puede tener cualquier longitud aunque por defecto suele considerarse de 16 bits. En cualquier caso, una palabra de bits puede descomponerse en las siguientes unidades: B yte N ibble B it

11 D irección y capacidad de las memorias A A (A ddress Bus) n (Bus de direcciones) M 2 n xk k D (Bus de datos) La posición de una palabra en una memoria se denomina dirección. La capacidad de una memoria es el número total de bits que puede almacenar, 2 n xk. (Data Bus) k

12 O peraciones básicas de las memorias Al tratarse de dispositivos de almacenamiento, las memorias cuentan con dos operaciones bás icas: Es critura (write): permite almacenar una palabra en una determinada dirección de la memoria. Lectura (read):permite recuperar la palabra almacenada en una determinada dirección de la memoria. Para la implementación de estas operaciones se necesitan dos buses: B us de direcciones (address bus): para indicar la dirección de lectura/es critura. B us de datos (data bus): para leer/escribir la palabra en sí. R W M A n-1 : A D k-1 : D

13 O peración de escritura Data Bus M(n) E n el ejemplo: 1111 M(11) 1 2 A (A ddress Bus) (Data Bus)

14 O peración de lectura D = [M(n] E n el ejemplo: M(11)= A (A ddress Bus) D (Data Bus)

15 Las memorias R AM y R OM Las dos principales categorías de memorias semiconductoras son: ROM (R ead-only Memory): sólo poseen capacidad de lectura y son no volátiles. RAM (R andom-access Memory): poseen capacidad de lectura y escritura y son volátiles.

16 M emorias y dispositivos programables Memorias de sólo lectura (R OM)

17 Tecnologías de la R OM TTL y MOS C on metalización Con fusibles

18 Familia de memorias R OM ROM Read Only Memory ROM de máscara PROM Programmable ROM EPROM Erasable PROM UV EPROM Ultraviolet EPROM EEPROM Electrically EPROM

19 Memoria R OM CS x y z CS : Chip S election A 2 A 1 A R OM 2 3 x 4 D 3 D 2 D 1 D CS A 2 A 1 A D 3 D 2 D 1 D HI HI HI HI En cada columna se realiza una función (cuando CS=1). P. ej. D = Σ (m, m 3, m 4, m 5 ) = Π (M 1, M 2, M 6, M 7 )

20 Memoria R OM A2 A1 A CS ROM 8x4 2 1 D 3 D 2 D 1 D Descripción de R OM en lenguaje Verilog modul e r om8x4( i nput CS, i nput [ 2: ] A, out put r eg [ 3: ] D ) ; al CS, A) i f ( CS) cas e ( A) : D = ' h3; 1: D = ' h8; 2: D = ' ha; 3: D = ' hb; 4: D = ' h7; 5: D = ' h5; 6: D = ' hc; def aul t : D = ' h4; endcas e el s e D = ' hz; endmodul e // r om8x4

21 Operación de memoria R OM

22 M emorias y dispositivos programables Memorias de acceso aleatorio (R AM )

23 Familia de memorias R AM Las dos categorías principales de memorias RA M son: D S SRAM (Static RA M ): realizada con flip-flops (más rápida). Q Celda de SRAM DRAM (Dynamic RA M ): realizada con condensadores (más económica). D S Q Celda de D RAM

24 Descripción de memoria R AM Puede tener las líneas de datos unidireccionales (entradas y salidas separadas) o bidireccionales. Descripción de RA M 2 n x k con líneas de datos bidireccionales: R W A n-1 : A D k-1 : D M RW M D = M M HI 1 M(A) D [D in] 1 M M D = M(A) 11 Prohibido

25 Diseño de memoria R AM RAM 2 n xk: Estructura interna bás ica R W Control A n-1 : A E n DE C n : 2 n 1 2 S elección de filas Matriz de celdas 2 n xk celdas Trans ceivers I/O In/ Out D k-1 : D 2 n -1

26 Descripción Verilog de R AM CS W E OE Descripción de R AM en lenguaje Verilog A2 A1 A 2 1 RAM 8x4 modul e r am8x4( i nput CS, i nput WE, i nput OE, i nput [ 2: ] A, i nout [ 3: ] D ) ; r eg [ 3: ] mem [ 7: ] ; al CS, WE, A, D) i f ( CS && WE) mem[ A] = D; D 3 D 2 D 1 D as s i gn D = ( CS &&! WE && OE)? mem[ A] : ' hz; endmodul e // r am8x 4

27 Operación de memoria R AM

28 M emorias y dispositivos programables E xpansión de memorias

29 E xpansión de longitud de palabra en memorias R OM Conseguir una R OM 2 3 x 8 con dos R OM 2 3 x 4 CS A2 A1 A 2 1 ROM 8x4 2 1 R OM 8x4 ROM 8x D 7 D 6 D 5 D 4 D 3 D 2 D 1 D

30 E xpansión de longitud de palabra en memorias R AM CS W E OE A2 A1 A 2 1 RAM 8x4 2 1 RAM 8x4 RAM 8x D 7 D 6 D 5 D 4 D 3 D 2 D 1 D

31 E xpansión de número de palabras en memorias R OM Conseguir una R OM 2 4 x 4 con dos R OM 2 3 x 4 CS A3 A2 A1 A 2 1 ROM 8x4 2 1 ROM 8x ROM 16x4 D 3 D 2 D 1 D

32 E xpansión de número de palabras en memorias R AM CS W E OE A3 A2 A1 A 2 1 RAM 8x4 2 1 RAM 8x RAM 16x4 D 3 D 2 D 1 D

33 M emorias y dispositivos programables Tipos especiales de memorias

34 M emorias secuenciales Memorias LIFO (Last In-First Out) PUS H Es cribe nuevo dato Fondo (D) Dato último Dato primero TOP (R) PULL o POP Leer /y extraer último dato PILA VACÍA: Cuando no se ha escrito ningún dato PILA LLENA: Cuando es tán escritos D datos PILA OCIOS A: Cuando no hay Pull ni Push

35 Memorias LIFO (Last In-First Out) Push (Escritura): se escribe en la cabecera de la pila (siguiente posición libre). Pull (Lectura): se lee el dato más nuevo y se libera la posición. Des cripción es tructural Din (n) Dout (n) Push R Pull R1... R(D-1) Des cripción funcional Push Pull R x Dout = R x R x Dout = HI R x R (x+1) ; R (D-1) R x R(x-1); R D in Prohibida Dout = [R] Dout = HI

36 Memorias FIFO (First In-First Out) S is tema 1: el que envía Din E ntrada preparada IR Des plazar entrada S I Reloj de S is tema 1 Ck 1 Ej. 64 palabras de 8 bits 64 8 OR S O Ck 2 Dout S alida preparada Des plazar s alida Reloj de S is tema 2 S istema 2: el que recibe 1º IR activo: S is tema 1 (con Ck 1 ) S I activo y, secuencialmente, Din: D, a, t, o, s 2º Almacenamiento en las pos iciones vacías más próximas a la s alida s o t a D llena 3º OR activo: S istema 2 (con Ck 2 ) S O activo y, secuencialmente, Dout: D, a, t, o, s

37 M emorias de doble puerto CS1 W E1 OE1 CS W E OE Cuentan con 2 puertos independientes por lo que permiten simultanear: A12 A11 A1 A2 A1 A RAM 8x4 (D oble puerto) 2 Lecturas 2 Escrituras 1 Lectura + 1 Escritura D 13 D 12 D 11 D 1 D 3 D 2 D 1 D

38 M emorias con bus de direcciones multiplexado A 19/A 9 A 18/A 8 A 11/A 1 A 1/A 9 8 CS 1 3 WE RA M 2 2 x4 OE 2 1 Se ahorran líneas de conexión utilizando un bus más estrecho que el necesario para suministrar la dirección. Son más lentas ya que hay que suministrar la dirección por partes. D3D2D1D

39 Memorias NVR AM (Non-Volatile ( R AM) P ueden implementarse siguiendo varias estrategias diferentes: S R AM + Pila de litio (configuración BIOS ) S R AM + Batería (videocons olas portátiles) R AM + E E PR OM: ante un pulso de retención, el contenido de la R AM se vuelca en la E E PR OM en paralelo (PDA).