Problemario Electrónica Digital

Transcripción

1 Ejercicios de C.L.S.S ( Moore y Mealy), Registros y Memoria 1. Realice un circuito secuencial síncrono que tenga dos modos de operación: M=0 el circuito contara 0,1,3,2,5,4,7,6,0,1... M=1 el circuito contara 0,1,2,3,4,5,6,7,0,1... Utilizando Flip-Flop tipo D. 2. Diseñe un contador que tenga dos modos de funcionamiento: M=0 cuenta los números pares. 0, 2, 4, 6, 0... M=1 cuenta los números impares. 1, 3, 5, 7, Diseñar e implementar una maquina de estado para el detector de secuencia que se describe a continuación. El circuito tiene dos entradas X e Y, y una única salida Z. Durante un ciclo de reloj será 1 si en los tres ciclos precedentes se ha cumplido las condiciones siguientes: en el último ciclo sólo una de las entradas fue 1, en el penúltimo las dos entradas fueron 1 y en el antepenúltimo sólo una de las entradas fue 1. En caso contrario Z será Realice el circuito secuencial que realice el siguiente conteo: M:0: 0,7,12,14 M:1: 1,6,5,10 5. Utilice un Flip-Flop J-K para diseñar un circuito detector de la siguiente secuencia: El circuito debe poseer una entrada X por la que se le introducen los bits sincrónicamente con los impulsos de reloj. También posee una salida Z que toma el valor de 1 cuando se detecta dicha secuencia. Se pide: Los diagramas de estado por MOORE y MEALY 6. Realice el diseño y montaje de un contador de tres bits que tiene dos modo de funcionamiento: en M=0 cuenta en Grey y M=1 cuenta en binario. Prof. Zulay Franco Puerto Ordaz, Julio de

2 7. Implemente un circuito que permita controlar el monedero de una maquina de refresco. Cada lata vale 100Bs. La maquina admite monedas de 25, 50 y 100 Bs. La maquina tiene un circuito que reconoce la moneda y activa las señales Ay B durante un ciclo dereloj según la siguiente tabla: A B Significado No monedas 25Bs 50Bs. 100Bs El circuito debe activar una Salida REF (refresco) cuando se insertas las monedas suficientes. La maquina debe indicar la cantidad introducida o la restante mediante dos leds visualizadores de 7- segmentos, para representar 0, 25,50, Diseñe (Utilizando Moore) un chequeador de paridad para caracteres de 4 bits enviados en serie. El circuito recibirá partiendo de un ESTADO INICIAL 4 bits en serie por una línea de entrada X, coincidiendo con el cuarto bit, la salida del circuito será 1, si y solo si el número total de unos recibidos ha sido impar. Tras la recepción del cuarto bit, el circuito volverá a aceptar en la entrada un nuevo carácter de 4 bits. Utilice en el diseño biestable D. 9. Utilizando el registro universal realice el diseño de un circuito lógico para chequear datos de 4 bits (un dato a la vez). Los datos en binario llegan en forma serial (primero el BIT menos significativo). El circuito debe entregar un uno lógico si el dato de entrada es múltiplo de 5. Después de cada 4 bits (un dato), el circuito debe regresar a las condiciones iniciales (listo para procesar un dato de 4 bits). 10. En el siguiente circuito de corrimiento encuentre la forma de onda de las salidas Qa, Qb, Qc y Qd. Se están utilizando Flip-Flop tipo D por flanco de bajada y asuma que se inicia haciendo un load. Prof. Zulay Franco Puerto Ordaz, Julio de

3 11. Implementar un registro de corrimiento que tenga una señal de control R/L. Si R/L=1 se traslada la información de derecha a izquierda y si R/L=0 se traslada de izquierda a derecha. Utilice flip-flop tipo D. Nota: Diseñe un circuito para cargar el registro en forma serial o en forma paralela. 12. Implementar un registro de corrimiento o desplazamiento que tenga una señal de control R/L Si R/L=1 se traslade la información de derecha a izquierda y si R/L=0 se traslade de izquierda. a derecha. Utilice flip-flop tipo D. Entrada serial de Datos R/L Salida serial de Datos Salidas de Datos Paralela Nota: Diseñe un circuito para cargar el registro en forma serial ó en forma paralela. a.- Utilizando el registro de corrimiento anterior diseñe un contador de anillo módulo 4 Prof. Zulay Franco Puerto Ordaz, Julio de

4 b.- Utilizando el registro de corrimiento anterior diseñe un contador de Jhonson. 13. Utilizando el registro 74xx194 coloque la secuencia adecuada al motor de paso (entregado en el laboratorio) para que gire en ambos sentido. 14. Utilizar el registro entrada serie salida serie como un dispositivo para obtener un retardo de tiempo de la entrada a la salida. Utilizar la salida de un monoestable como entrada. 15. Utilizar un registro de desplazamiento como dispositivo detector de secuencias (Utilizar registro entrada serie salida Paralela) 16. Utilizando el registro universal diseñar un circuito que permita seleccionar: Registro de desplazamiento a la derecha. Registro de desplazamiento a la izquierda. Contador de anillo a la derecha. Contador de Johnson a la izquierda. 17. Diseñe un circuito utilizando registro de desplazamiento que genere la secuencia necesaria para hacer girar un motor paso a paso. El circuito debe permitir cambiar el giro del motor. 18. Realice el diseño de un circuito sincrono capaz de comportarse como un registro de desplazamiento ó como un contador.el circuito debe poseer la entrada de PL para cargar asincrónicamente datos: S1 S0 Función 0 0 Contador Ascendente. 0 1 Contador Descendente. 1 0 Registro de corrimiento hacia la derecha. 1 1 Registro de corrimiento hacia la izquierda. Nota: - Se dispone solo de Prof. Zulay Franco Puerto Ordaz, Julio de

5 19. Realice el siguiente diseño CLK Circ. Lógico ciclos: 1 Cargar los registro a A y B con números de 4 bits 2 Suma el contenido de los registro anteriores 3 Carga un registro C con el resultado anterior 4 El resultado lo guarda en el registro A 20. Realice un circuito cuya tabla de la verdad es la siguiente. S1 SO 0 0 Reset o Carga paralela 0 1 Contador de Anillo (módulo 4) 1 0 Contador de Jhonson 1 1 Registro de corrimiento Adicionalmente dispone de una señal (C) de entrada que si S1S0 se encuentra en 00 y C=0 entonces el circuito se encuentra en Reset, si c=1 es la carga paralela, para los demás estado si c=0 el corrimiento es hacia la derecha y si C=1 el corrimiento es hacia la izquierda. 21. Utilizando el registro universal realice el diseño de un circuito lógico para chequear datos de 4 bits (un dato a la vez). Los datos en binario llegan en forma serial (primero el bit menos significativo). El circuito debe entregar un uno lógico si el dato de entrada es múltiplo de 5. Después de cada 4 bits (un dato), el circuito debe regresar a las condiciones iniciales (listo para procesar un dato de 4 bits). 22. Realizar el diseño de la circuitería adicional que se necesita para configurar: Un bloque de memoria ROM de 7k/8bit en forma continua a partir de la localidad 0400 H utilizando memoria ROM de 2k/8bit. Un bloque de memoria RAM de 3k/8bit cuya ultima localidad debe estar en FFFF H utilizando 2 memorias RAM de 1k/4bit y una memoria RAM de 2k/8bit. Prof. Zulay Franco Puerto Ordaz, Julio de

6 23. Realizar el diseño de la circuitería adicional que se necesita para configurar: a.- Un bloque de memoria EPROM de 5.5k/8bit en forma continua a partir de la localidad 0000 H y se dispone de: i. 5 memorias EPROM de 1k/4bit. ii. 2 memorias EPROM de 2k/8bit. b.-un bloque de memoria RAM de 3k/8bit a partir de la localidad E000 H utilizando memorias RAM de 2k/4bit. 24. Realizar el diseño de la circuitería adicional que se necesita para configurar: a. Un bloque de memoria EPROM de 7k/8bit en forma continua a partir de la localidad 2000 H utilizando memoria EPROM de 4k/4bit. b.un bloque de memoria RAM de 1k/8bit cuya ultima localidad debe estar en 2FFF H utilizando memorias RAM de 0.5k/8bit. 25. Diseñe un circuito que sea capaz de visualizar en un display ánodo común el siguiente mensaje: Se pide: abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. abcdefg. a. Elaborar la tabla que se debe grabarse en la memoria EPROM de 1k/8bit. b. Las direcciones de las memorias deben incrementarse haciendo uso de una señal de: Un monoestable Un astable dependiendo de una señal de reloj. c. debe poseer un botón de RESET para iniciar en cualquier momento el mensaje d. Al llegar a la ultima letra del mensaje, el siguiente carácter a ser visualizado debe ser un espacio en blanco y en el siguiente pulso se debe visualizar de nuevo el mensaje. 26. Diseñar y construir un circuito electrónico digital basado en circuitos de baja, mediana y alta escala de integración que sea capaz de controlar la apertura de una cerradura mediante la introducción de una clave numérica de cuatro dígitos decimales. Las especificaciones del sistema a desarrollar son las siguientes: Prof. Zulay Franco Puerto Ordaz, Julio de

7 a) Se debe introducir por teclado la clave secreta de cuatro dígitos. b) Si la clave es correcta mostrar en cuatro visualizadores de matriz de puntos en forma desplazable Acceso Permitido y activar el relee de la cerradura. c) Si la clave es incorrecta mostrar en los mismos visualizadores Acceso negado. d) Después de tres intentos fallidos activar el relee de alarma. e) La clave secreta se debe introducir al equipo por hardware a través de un C.I, el cual debe estar montado en una base para posibilitar su intercambio. Prof. Zulay Franco Puerto Ordaz, Julio de