Tema 7 Registros y Contadores
|
|
|
- Ana Isabel Domínguez Peña
- hace 7 años
- Vistas:
Transcripción
1 Tema 7 s y Contadores Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid
2 Contenidos. s Ø Ø Ø s con entrada serie y salida serie y paralelo s con entrada paralelo y salida serie y paralelo universal de desplazamiento 2. Contadores Ø Ø Contadores síncronos Concepto de contador síncrono. Síntesis como máquina de estados con biestables T. Contador ascendente-descendente. Contadores con entradas de precarga, acarreo/habilitación y salida de acarreo. Aplicaciones con contadores síncronos: secuenciadores. Contadores basados en registros de desplazamiento Contador en anillo. Contador Johnson. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
3 Circuito digital con dos funciones básicas: almacenamiento de datos y movimiento de datos (Floyd) Es una colección de dos o más biestables tipo-d con una entrada común. Se utiliza para almacenar una serie de bits relacionados, como un byte (8 bits) de datos. Dato(n) Enable Clear Reloj Q(n) Registra datos en los flancos activos del Reloj Borra el contenido ante el nivel activo del Puede tener señales de Habilitación y Clear síncronos Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3
4 ( bit) Esquema Dato Enable Clear Q Reloj Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
5 (4 bits) Entrada paralelo/salida paralelo Esquema Enable Clear Dato() Dato() Dato(2) Dato(3) Q(3) bit bit bit bit Reloj Q(2) Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
6 de desplazamiento Es un registro que almacena y desplaza la información Bit Bit Bit 2 Bit 3 Registra datos en los flancos activos del Reloj. Desplaza los bits.. Borra el contenido ante el nivel activo del Puede tener señales de Habilitación y Clear síncronos Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 6
7 de desplazamiento Entrada y salida SERIE Entrada Bit Bit Bit 2 Bit 3 Salida Un bit de entrada. Un bit de salida. SISO Carga SERIE. Desplaza los bits. 4 Ciclos de reloj en cargar un dato 4 Ciclos de reloj en leer un dato Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 7
8 de desplazamiento Entrada SERIE, salida PARALELO Entrada Bit Bit Bit 2 Bit 3 S() S() S(2) S(3) Un bit de entrada. Cuatro bits de salida. Carga SERIE. Desplaza los bits. SIPO 4 Ciclos de reloj en cargar un dato Ciclo de reloj en leer un dato Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 8
9 de desplazamiento Entrada PARALELO, salida SERIE D() D() D(2) D(3) Bit Bit Bit 2 Bit 3 Salida Cuatro bits de entrada. Un bit de salida. PISO Carga PARALELO. Salida SERIE. Ciclo de reloj para almacenar el dato 4 Ciclos de reloj para leer el dato Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 9
10 de desplazamiento Entrada serie/ salida paralelo-serie Esquema Enable Clear Dato Q(3) bit bit bit bit Reloj Q(2) Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28
11 de desplazamiento Entrada serie-paralelo / salida paralelo-serie Esquema Dato() Dato(2) Dato(3) S/P Dato() S_In S_Out Enable Clear bit bit bit bit Q(3) Q(2) Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28
12 de desplazamiento Esquema Dato() Dato(2) Dato(3) SISO S/P Dato() S_In S_Out Enable Clear bit bit bit bit Q(3) Q(2) Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
13 de desplazamiento Esquema Dato() Dato(2) Dato(3) PIPO S/P Dato() S_In S_Out Enable Clear bit bit bit bit Q(3) Q(2) Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3
14 universal de desplazamiento Dato Carga Serie. Desplazamiento a la Izquierda Dato Carga Serie. Desplazamiento a la Derecha Dato Entrada. N bits entrada Paralelo Bit entrada Serie Modo de operación CSDI CSDD D(n) Modo (2) Universal de desplazamiento Q(n) Dato Salida. N bits salida Paralelo Bit salida Serie Reloj de desplazamiento con entrada serie y paralelo. Los datos se pueden desplazar a izquierda o a derecha. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
15 universal de desplazamiento Dato() Dato() Esquema Modo CSDI CSDD Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
16 universal de desplazamiento Dato() Dato() Esquema Modo CSDI CSDD Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 6
17 universal de desplazamiento Dato() Dato() Esquema Modo CSDI CSDD Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 7
18 universal de desplazamiento Dato() Dato() Esquema Modo CSDI CSDD Reloj Q() Q() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 8
19 Contadores síncronos Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 9
20 Contadores síncronos Contador básico Enable Q(n) Contador Reloj Fin Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
21 Contadores síncronos Cronograma de funcionamiento Clk Enable Q Fin Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
22 Contadores síncronos Cronograma de funcionamiento Clk Enable Q Fin Inicialización Asíncrona Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 22
23 Contadores síncronos Cronograma de funcionamiento Clk Enable Q Fin Parada de cuenta Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 23
24 Contadores síncronos Cronograma de funcionamiento Clk Enable Q Fin Fin de cuenta Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 24
25 Contadores síncronos como FSM. Entradas y Salidas 2. Diagrama de estados. Asignación de estados. Biestables 3. Tabla de transiciones 4. Optimización 5. Esquemático Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 25
26 Contadores síncronos como FSM. Entradas y Salidas Contador en binario natural de a 7 Moore Enable Q(3) Contador Reloj Fin Entrada Salidas Ena Q-F Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 26
27 Contadores síncronos como FSM 2. Diagrama de estados Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 27
28 Contadores síncronos como FSM 2. Diagrama de estados Entrada Salidas Ena Q-F Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 28
29 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, Contadores síncronos como FSM 2. Diagrama de estados Ena Q-F Entrada Salidas
30 Contadores síncronos como FSM 2. Diagrama de estados Entrada Salidas Ena Q-F 6 _ 5 _ 7 _ _ Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3 Salidas Moore
31 Contadores síncronos como FSM 2. Asignación de estados 7 estados è 3 biestables Estado Codificación à à 2 à 3 à 4 à 5 à 6 à 7à Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3
32 Contadores síncronos como FSM Entrada +Estado Estado siguiente Entradas T Salidas E Q2 Q Q Q2 Q Q T2 T T Q2 Q Q Fin 32
33 Contadores síncronos como FSM Entrada +Estado Estado siguiente Entradas T Salidas E Q2 Q Q Q2 Q Q T2 T T Q2 Q Q Fin 33
34 Contadores síncronos como FSM 4. Optimización T2 T QQ EnQ2 QQ EnQ2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 34
35 Contadores síncronos como FSM 4. Optimización T Fin QQ EnQ2 QQ EnQ2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 35
36 Contadores síncronos como FSM 4. Optimización T = Enable T = Q Enable T2 = Q Q Enable Fin = Q2 Q Q Enable Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 36
37 Contadores síncronos como FSM 5. Esquemático Esquema Enable Fin T Q T Q T2 Q2 Q() Reloj Q() Q(2) 37
38 Contadores síncronos Contador Ascendente/Descendente Enable Q(n) UpDown Contador Reloj Fin Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 38
39 Contadores síncronos (Asc/Desc) Cronograma de funcionamiento Clk UpDo Enable Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 39
40 Contadores síncronos (Asc/Desc) Cronograma de funcionamiento Clk UpDo Enable Q Cuenta Descendente Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
41 Contadores síncronos (Asc/Desc) Cronograma de funcionamiento Clk UpDo Enable Q Cuenta Ascendente Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
42 Contadores síncronos Contador con Precarga /Clear síncrono Clear Enable Load Dato(n) Reloj Contador Q(n) Fin Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 42
43 Contadores síncronos Cronograma de funcionamiento Clk Clear Enable Load Dato 9 3 Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 43
44 Contadores síncronos Inicialización Asíncrona Clk Clear Enable Load Dato 9 3 Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 44
45 Contadores síncronos Habilitación de cuenta Clk Clear Enable Load Dato 9 3 Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 45
46 Contadores síncronos Precarga de valor de cuenta Clk Clear Enable Load Dato 9 3 Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 46
47 Contadores síncronos Inicialización Síncrona Clk Clear Enable Load Dato 9 3 Q Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 47
48 Contadores síncronos (FSM) Contador con entrada Clear Ejercicio Clear Enable Q(n) Contador Reloj Fin Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 48
49 Contadores síncronos (FSM) Contador con entrada Clear Entradas Salidas Clear-Ena Q-Fin 5 6 X X 4 X X X X X 3 Ejercicio 2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 49
50 Contadores síncronos (FSM) Contador con entrada Clear Ejercicio Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
51 Contadores basados en registros de desplazamiento Un contador basado en un registro de desplazamiento es básicamente un registro de desplazamiento con la salida serie realimentada a la entrada serie, de modo que se generen secuencias especiales (Floyd) Contador Johnson Bit Bit Bit 2 Contador en anillo Bit Bit Bit 2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
52 Contadores basados en registros de desplazamiento Contador Johnson D Q D Q D2 Ciclo Q2 Q Q Reloj Clk Clk Clk Q2 2 3 Clk 4 Q n patrones Q Q2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 52
53 Contadores basados en registros de desplazamiento Contador en anillo D Q D Q D2 Q2 Ciclo Q2 Q Q Clk Clk Clk Reloj n patrones Clk Q Q Q2 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 53
Chapter 7 Registers & Counters
Chapter 7 s & Counters Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid Contents. s Ø Ø Ø 2. Counters Ø Ø s serial input, parallel-serial output s parallel output,
CURSO: Electrónica digital UNIDAD III: CIRCUITOS SECUENCIALES - TEORÍA
www.ceduvirt.com CURSO: Electrónica digital UNIDAD III: CIRCUITOS SECUENCIALES - TEORÍA INTRODUCCIÓN SISTEMA SECUENCIAL Un sistema combinatorio se identifica por: 1. La salida del sistema debe ser estrictamente
TEMA 7. Registros y contadores
TEMA 7. Registros y contadores 1. Registros 1.1. Definición. Sistemas secuenciales síncronos formados por agrupaciones de biestables. Capacidad de almacenamiento simultaneo de varios bits. Capacidad de
Registros y contadores
Universidad Rey Juan Carlos Registros y contadores Norberto Malpica norberto.malpica@urjc.es Ingeniería de Tecnologías Industriales Registros y contadores 1 Esquema 1. Concepto de registro. 2. Registros
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores. Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 9: Módulos secuenciales básicos Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía
Diseño de Sistemas Secuenciales Síncronos. Registros y contadores. Tema 9
Diseño de Sistemas Secuenciales Síncronos. Registros y contadores Tema 9 Al final de este tema sabrás... Diferenciar perfectamente entre sistema combinacional y secuencial Modelar sistemas secuenciales
Biestables. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid
Biestables Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Circuitos digitales y microprocesadores Entradas Funciones de salida Salidas Funciones de estado
Tema 7. Subsistemas secuenciales
Tema 7. Subsistemas secuenciales Circuitos Electrónicos Digitales E.T.S.I. Informática Universidad de Sevilla Contenidos Introducción Registros Contadores Diseño con subsistemas secuenciales Introducción
Tema 4. Sistemas Secuenciales
Tema 4. istemas ecuenciales Índice Conceptos básicos Biestables: concepto y tipos egistros Almacenamiento esplazamiento erie-erie / erie-paralelo Paralelo-erie / Paralelo-Paralelo Universales Contadores
Universidad Carlos III de Madrid Electrónica Digital Ejercicios
1. Dado el circuito secuencial de la figura, dibuje un cronograma indicando las formas de onda que se obtendrían en Q0, Q1, Q2 y Q3. Notación: C: Entrada de reloj, activa por flanco de subida S: Entrada
LECCIÓN Nº 08 DISEÑO DE SISTEMAS SECUENCIALES CON REGISTROS
LECCIÓN Nº 08 DISEÑO DE SISTEMAS SECUENCIALES CON REGISTROS 1. REGISTROS Los registros son circuitos secuenciales capaces de almacenar una cantidad limitada de información binaria durante un determinado
TEMA 6 INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
TEMA 6 INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS TEMA 6: INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS Contexto Conocimiento Previo Necesario Objetivos del Tema Guía de Estudio
Circuitos Secuenciales: concepto de estado
1 Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
TEMA 8. REGISTROS Y CONTADORES.
TEMA 8. REGISTROS Y CONTADORES. TECNOLOGÍA DE COMPUTADORES. CURSO 2007/08 8.1. Registros. Tipos de registros. Registros de desplazamiento. Los registros son circuitos secuenciales capaces de almacenar
BOLETIN 7: Subsistemas secuenciales
BOLETIN 7: Subsistemas secuenciales Problemas básicos P. Realice el diagrama de estados de un C.S.S. que funcione como un contador módulo 4 ascendente/descendente en función de una entrada de control.
Circuitos Electrónicos. Final Septiembre 2009/2010 Problema 1º parcial
Circuitos Electrónicos. Final Septiembre 2009/2010 Problema 1º parcial Se va a diseñar un sistema digital que cuente el número de '1's almacenados en un registro de desplazamiento de 8 bits. Para ello,
Practica 1 (3.5 %) 1. Realice el diseño y montaje de un R_S discreto activo en bajo.
TITULO : Biestables, Monoestables y Astables 1.-Objetivos: Practica 1 (3.5 %) Estudiar y analizar el comportamiento de los biestables asíncronos y sincronos. Realizar montajes con diferentes tipo de Monoestables.:
Circuitos Secuenciales: concepto de estado
Lógica Secuencial Circuitos Secuenciales: concepto de estado En los sistemas secuenciales la salida Z en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos
Tema 2: Circuitos Secuenciales
Tema 2: Circuitos Secuenciales Contenidos 2. Introducción 2.2 Descripción de un Sistema Secuencial 2.3 Elementos con Memoria 2.4 Análisis y Síntesis de Circuitos Secuenciales 2. Introducción Diagrama de
Tema 7. SISTEMAS SECUENCIALES. Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1
Tema 7. SISTEMAS SECUENCIALES Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz SISTEMAS SECUENCIALES Sistemas secuenciales. Biestables Asíncronos Latch Flip-flop Contadores
ÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37
ÍNDICE LISTA DE FIGURAS... 7 LISTA DE TABLAS... 11 CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN... 13 1.1. REPRESENTACIÓN DE LA INFORMACIÓN... 15 1.2. SISTEMAS DE NUMERACIÓN BINARIO NATURAL Y HEXADECIMAL... 18 1.3.
CONTADORES. Son sistemas secuenciales con una entrada de pulsos que representan en su salida la cantidad de pulsos dados.
CONTADORES Son sistemas secuenciales con una entrada de pulsos que representan en su salida la cantidad de pulsos dados. En los contadores se tienen en cuenta las siguientes características: Número máximo
Lógica Secuencial. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC
Lógica Secuencial Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC Componentes secuenciales Contienen elementos de memoria Los valores de sus salidas dependen de los valores en sus
LECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS
LECCIÓN Nº 06 DISEÑO DE CONTADORES SINCRONOS 1. DISPOSITIVOS SECUENCIALES Los circuitos biestables son aquellos que poseen dos estados estables que se pueden mantener por tiempo indefinido, lo que nos
Registros y latches multibit. EL-3213 Circuitos Digitales I. Registro de 8 bits (octal register) Otros registros de 8 bits. 74x175
Registros y latches multibit EL-3213 Circuitos Digitales I 74x175 Registros Contadores Registros de Desplazamiento 1 2 Registro de 8 bits (octal register) 74x374 Salida de 3 estados Otros registros de
13-Bloques Básicos Secuenciales
3-Bloques Básicos Secuenciales 3. Bloques básicos 3.2 Ejemplos de diseños 3: Bloques Básicos Bloques Básicos Secuenciales Bloques básicos secuenciales Contadores Registros de desplazamiento (o corrimiento)
EL-3213 Circuitos Digitales I. Registros y latches multibit
EL-3213 Circuitos Digitales I Registros Contadores Registros de Desplazamiento 1 Registros y latches multibit 74x175 2 Registro de 8 bits (octal register) 74x374 Salida de 3 estados 3 Otros registros de
UD.-5. Circuitos secuenciales: análisis y diseño de registros y de contadores.
UD.-5. Circuitos secuenciales: análisis y diseño de registros y de contadores. José Gorjón Índice Objetivos. Introducción. Análisis de registros de almacenamiento. Análisis de registros de desplazamiento.
UNIVERSIDAD CARLOS III DE MADRID. Ejercicios de VHDL. Circuitos Integrados y Microelectrónica. Luis Entrena. Celia López.
UNIVERSIDAD CARLOS III DE MADRID Ejercicios de VHDL Circuitos Integrados y Microelectrónica Luis Entrena Celia López Mario García Enrique San Millán Marta Portela Almudena Lindoso Problema 1 Se pretende
ELECTRÓNICA DIGITAL. Ejercicios propuestos Tema 5
ELECTRÓNICA DIGITAL Ejercicios propuestos Tema 5 Ejercicio 1. Encontrar el diagrama de estados que describe el funcionamiento del sistema secuencial de la Fig.1. Dicho sistema posee dos señales de entrada,
EIE SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
EIE 446 - SISTEMAS DIGITALES Tema 8: Circuitos Secuenciales (Síntesis) Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Entender el concepto de Máquina de estados
7.5. Registros, contadores y registros de desplazamiento
7.5. Registros, contadores y registros de desplazamiento [ Wakerly 8.4 pág. 693] 7.5.1.1.Contadores síncronos y asíncronos 7.5.1.2.Señales síncronas de control 7.5.1.3.Divisores de frecuencia 7.5.2. Registros
Organización de Computadoras Apunte 5: Circuitos Lógicos Secuenciales
Organización de Computadoras 2003 Apunte 5: Circuitos Lógicos Secuenciales Introducción: En el desarrollo de los sistemas digitales es fundamental el almacenamiento de la información, esta característica
Registros. Registro de Corrimiento Básico
Registros. Son dispositivos digitales donde se obtiene almacenamiento temporal. Dado que la memoria y el desplazamiento de información son sus características básicas, los registros son circuitos secuenciales
Sistemas Secuenciales
Electrónica Básica Sistemas Secuenciales Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC CIRCUITOS SECUENCIALES Combinacional: las salidas dependen de las
Tema 7. Análisis de Circuitos Secuenciales
Tema 7. Análisis de Circuitos Secuenciales Máquinas de estado finito (FSM). Análisis de circuitos secuenciales síncronos. Introducción al diseño secuenciales síncronos. de circuitos Contadores. Registros
Figura 1.1 Diagrama en bloque de un Circuito Lógico Secuencial
CAPITULO Circuitos Lógicos Secuenciales síncronos. Introducción Los circuitos lógicos secuenciales síncronos son aquellos circuitos donde los valores lógicos de salida dependen de las combinaciones de
Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de
CONTADORES Un contador es un circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. La salida coincide con el estado de sus biestables. Los contadores son circuitos
Problemario Electrónica Digital
Ejercicios de C.L.S.S ( Moore y Mealy), Registros y Memoria 1. Realice un circuito secuencial síncrono que tenga dos modos de operación: M=0 el circuito contara 0,1,3,2,5,4,7,6,0,1... M=1 el circuito contara
CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA
CURSO: ELECTRÓNICA DIGITAL UNIDAD 3: SISTEMAS SECUENCIALES - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA Como vimos en la unidad anterior, un sistema combinatorio se identifica porque la salida del sistema
TEMA 12 Circuitos secuenciales
TEMA 2 Circuitos secuenciales Introducción Biestable asíncrono Biestables síncronos Otros biestables Características temporales de los biestables Tema 2. Circuitos secuenciales - 2- Introducción Circuito
Creación de biestables tipo D y T con biestable JK
Creación de biestables tipo D y T con biestable JK El biestable JK es también llamado "biestable universal" debido a que con él, se pueden implementar otros tipos de biestable, como el biestable tipo D
EIE SISTEMAS DIGITALES Tema 10: Registros de desplazamiento. Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas
EIE 446 - SISTEMAS DIGITALES Tema 10: Registros de desplazamiento Nombre del curso: Sistemas Digitales Nombre del docente: Héctor Vargas OBJETIVOS DE LA UNIDAD Identificar las formas básicas de movimiento
TEMA 5.3 SISTEMAS DIGITALES
TEMA 5.3 SISTEMAS DIGITALES TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA 08 de enero de 2015 TEMA 5.3 SISTEMAS DIGITALES Introducción Sistemas combinacionales Sistemas secuenciales TEMA 5.3 SISTEMAS
TEMA 5. Circuitos integrados secuenciales PROBLEMAS
TEMA 5 Circuitos integrados secuenciales PROBLEMAS - - Problema Obtener, razonadamente, el grafo de estados (diagrama de flujo) del circuito de la figura. Q Q 2 Q 3 T Q Q T 2 Q 2 T 3 Q 3 Q 2 P C P C P
6. Componentes básicos de memorización. Fundamentos de los Computadores Grado en Ingeniería Informática
6. Componentes básicos de memorización Fundamentos de los Computadores Grado en Ingeniería Informática Introducción La necesidad de memorizar información obliga al uso de circuitos secuenciales en el diseño
Circuitos Lógicos Secuenciales. Figura 36. Circuito lógico secuencial. Actividad de apertura. Circuitos lógicos secuenciales.
Circuitos Lógicos Secuenciales UNIDAD 3 Como recordaras en la unidad pasada vimos los circuitos combinacionales, en estos las salidas solo dependen del valor de las entradas. A diferencia de los circuitos
Tema 8. Circuitos secuenciales de Propósito general: REGISTROS Y CONTADORES
Registros y ontadores 1 Tema 8. ircuitos secuenciales de Propósito general: REGISTROS Y ONTORES Una colección de dos o más biestables con una entrada común se conoce como un registro. Los registros se
Registros de desplazamiento
Registros de desplazamiento Definición de registro de desplazamiento básico Tipos de registro de desplazamiento Configuraciones específicas Aplicaciones más típicas VHDL Ejercicio propuestos Definición
Clase N 3 El Flip-Flop. Flop. Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS. Trimestre Enero Marzo 2007
EC275 Ingeniería Electrónica 2 Clase N 3 El Flip-Flop Flop Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS Trimestre Enero Marzo 27 Temario general Principio de funcionamiento de los Flip-Flops
Registros y Contadores
Registros y Contadores Mario Medina C. mariomedina@udec.cl Registros Grupos de flip-flops con reloj común Almacenamiento de datos Desplazamiento de datos Construcción de contadores simples Como cada FF
CONTADORES. Definición. Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos.
CONTADORES Definición Diseño y analisis de un contador binario hacia arriba de 3 bits con flip-flops JK. Otros contadores típicos Descripción VHDL Ejercicios Definición Un contador es un circuito digital
Fundamentos de Electrónica Sistemas Digitales
Sistemas Digitales 1. Deducir si el sistema que se propone se trata de un sistema combinacional o secuencial a. Un circuito que indique el número de vueltas realizadas a un circuito b. Un circuito que
BLOQUES FUNCIONALES GENERALES
BLOQUES FUNCIONALES GENERALES INTRODUCCIÓN Los circuitos secuenciales, de la misma forma que los combinacionales, están constituidos por puertas lógicas, y como en estos últimos, la escala de integración
Universidad Carlos III de Madrid Grado en Ingeniería Informática Tecnología de Computadores
Problemas temas 5, 6 y 7: 1) Dado el circuito secuencial de la figura, complete el cronograma, indicando el valor en el tiempo de las salidas de los biestables. 2) Dado el circuito de la figura, rellenar
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores
Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 7: Pablo Huerta Pellitero Luis Rincón Córcoles ÍNDICE Bibliografía Introducción Tipos de
TEMA7. SISTEMAS SECUENCIALES
Sistemas Secuenciales 1 TEMA7. SISTEMAS SECUENCIALES Los circuitos lógicos se clasifican en dos tipos: Combinacionales, aquellos cuyas salidas sólo dependen de las entradas actuales. Secuenciales, aquellos
Lección 6. Circuitos Secuenciales. Ing. Luis Diego Murillo L1-Control Eléctrico 1
Lección 6 Circuitos Secuenciales Ing. Luis Diego Murillo L1-Control Eléctrico 1 Agenda Definiciones de lógica secuencial Modelos de circuitos secuenciales Elementos de memoria Cerrojos y Biestables S-R,
ELO211: Sistemas Digitales. Tomás Arredondo Vidal 1er Semestre 2008
ELO211: Sistemas Digitales Tomás Arredondo Vidal 1er Semestre 2008 Este material está basado en: textos y material de apoyo: Contemporary Logic Design 1 st / 2 nd Borriello and Randy Katz. Prentice Hall,
MÓDULO Nº7 REGISTROS Y CONTADORES
MÓDULO Nº7 REGISTROS Y CONTADORES UNIDAD: LÓGICA SECUENCIAL TEMAS: Registros. Contadores. OBJETIVOS: Explicar que es un registro, su clasificación y sus principales características. Explicar que es un
INGENIERÍA DE COMPUTADORES III. Solución al Ejercicio de Autocomprobación 1
INGENIERÍA DE COMPUTADORES III Solución al Ejercicio de Autocomprobación PREGUNTA (3 puntos) Escriba en VHDL la architecture que describe el comportamiento de un contador síncrono ascendente módulo 4 en
Electrónica. Tema 6 Circuitos Secuenciales. Tema 1 Fundamentos de semiconductores
Electrónica Tema 6 Circuitos Secuenciales Tema 1 Fundamentos de semiconductores 1 Lógica secuencial Un circuito secuencial es aquel cuyas salidas dependen no sólo de las entradas actuales, sino también
SISTEMAS DIGITALES MÉTODOS DE DISEÑO LDD 2007-08 1. eman ta zabal zazu
SISTEMAS DIGITALES MÉTODOS DE DISEÑO LDD 2007-08 1 SISTEMAS DIGITALES MÉTODOS DE DISEÑO Revisión de la metodología de diseño de sistemas digitales síncronos. Métodos de implementación de unidades de control:
SUBSISTEMAS SECUENCIALES. Tema 7: SUBSISTEMAS SECUENCIALES
Tema 7: SUBSISTEMAS SECUENCIALES Contenido * Contadores:Cuenta modular, ascendente/descendente, de rizado( ripple)/síncrono, salidas de fin de ciclo, operaciones especiales. * iseño de contadores con contadores.
PRÁCTICA 2: SISTEMAS DIGITALES
1 OBJETIVOS: PRÁCTICA 2: SISTEMAS DIGITALES 1.1 Manejo de un software de simulación 1.2 Desarrollo de un Sistema Digital sencillo con componentes reales. 2 ESTUDIO TEÓRICO: Se pretender realizar varios
CIRCUITOS SECUENCIALES
CIRCUITOS SECUENCIALES 1 Obtener el cronograma del circuito de la figura, y caracterizarlo, sabiendo que parte del estado 000. 2 Obtener el cronograma del circuito de la figura. De qué circuito se trata?
9. Sistemas secuenciales. Contadores y registros
9. Sistemas secuenciales. es y registros Objetivos: Estudio y diseño de la la estructura interna de los contadores síncronos implementados a partir de biestables. Diseñar y analizar, mediante simulación,
Unidad Didáctica. Contadores
Unidad Didáctica Contadores rograma de Formación bierta Fle ible Obra colectiva de FONDO FORMACION Coordinación Diseño y maquetación Servicio de Producción Didáctica de FONDO FORMACION (Dirección de Recursos)
Prof: Zulay Franco Puerto Ordaz, Agosto
Contadores 2.1. Introducción Los contadores son aplicaciones clásicas de los flip-flop, es un dispositivo electrónico capaz de contar, en binario, el número de pulsos que llegan a su entrada de reloj.
3.3 Registros de corrimiento
Actividad de aprendizaje 17. Los Flip-Flops Consulta en internet la configuración de terminales de los siguientes Flip-Flops JK y pega una imagen de ellos: Circuito integrado Configuración de terminales
ELECTRÓNICA DIGITAL INGENIERÍA DE TELECOMUNICACIÓN
ELECTRÓNIC IGITL INGENIERÍ E TELECOMUNICCIÓN Relación de problemas nº 3. Obtener para un biestable disparado por flanco de subida el cronograma de la salida cuando las. Obtener para un biestable disparado
9 REGISTROS DE DESPLAZAMIENTO
9 REGISTROS E ESPLAZAMIENTO ONTENIO EL APÍTULO 9. Funciones básicas de los registros de desplazamiento 9.2 Registros de desplazamiento con entrada y salida serie 9.3 Registros de desplazamiento con entrada
Universidad Nacional de Catamarca Facultad de Ciencias Exactas y Naturales
Universidad Nacional de Catamarca Facultad de Ciencias Exactas y Naturales CICLO PROFESORADO EN COMPUTACIÓN PRIMER AÑO ASIGNATURA ARTICULACIÓN CURRICULAR II http://www.actiweb.es/artcur2unca/ Ing. Georgina
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 13 ENERO TIEMPO 1h 30m SOLUCIÓN
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. ENERO 9. TIEMPO h m SOLUCIÓN Tipo test (correcta, puntos, incorrecta -,5 puntos). Qué tipo de circuito implementa la figura? a) Un contador
DESCRIPCIÓN DE CIRCUITOS DIGITALES
DESCRIPCIÓN DE CIRCUITOS DIGITALES Circuitos combinacionales Circuitos secuenciales Organización del diseño. Diseño genérico Operaciones iterativas Autores: Luis Entrena, Celia López, Mario García, Enrique
7.4. Análisis y síntesis de autómatas utilizando registros paralelos Análisis de máquinas de estado con flip-flops D [ Wakerly pág.
7.4. Análisis y síntesis de autómatas utilizando registros paralelos 7.4.. Análisis de máquinas de estado con flip-flops D [ Wakerly 7.3.4 pág. 553] 7.4...Obtención de las funciones de transición y salida
Departamento de Tecnología Electrónica Universidad de Sevilla. Circuitos Electrónicos Digitales. Análisis y diseño de circuitos secuenciales
Circuitos Electrónicos Digitales Análisis y diseño de circuitos secuenciales Contenidos 1.Introducción 2.Biestables 3.Máquinas de estados finitos y circuitos secuenciales síncronos (CSS) 4.Diseño de CSS
Electrónica Digital. Universidad de Alcalá (02/07/2012)
Electrónica igital Universidad de lcalá (02/07/2012) Í n d i c e Ejercicios del Tema 4... 2 uestión 1... 2 uestión 2... 3 uestión 3... 4 uestión 4... 5 uestión 5... 6 uestión 6... 7 uestión 7... 8 uestión
Modelos de Circuitos FCHE 2011
Modelos de Circuitos Secuenciales: Mealy y Moore FCHE 20 Modelos/Maquinas/Autómatas Mealy: las salidas están en función de dos, el estado presente y las entrada. Moore: Las salidas están en función del
HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA
f Universidad Rey Juan Carlos Grado en Ingeniería Informática Fundamentos de Computadores HOJA DE PROBLEMAS 8: ELEMENTOS DE MEMORIA 1. Se desea diseñar un circuito que calcule el bit de paridad par sobre
TEMA 10. CIRCUITOS SECUENCIALES
TEMA 10. CIRCUITOS SECUENCIALES http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/ 1 TEMA 10. CIRCUITOS
Problemas del Tema 1
epartamento de Ingeniería Electrónica de Sistemas Informáticos y utomática Problemas del Tema.. Obtener las tablas de estado correspondientes a los siguientes diagramas: 0 -,0 0 0 -,0 -,0.2. Obtener los
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos Secuenciales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Circuitos Secuenciales Circuitos secuenciales. Biestables. Registros. Contadores. Registros de desplazamiento
Notas de Teórico. Flip-Flops
Departamento de Arquitectura Instituto de Computación Universidad de la República Montevideo - Uruguay Flip-Flops Arquitectura de Computadoras (Versión 4.3-2016) 7 FLIP-FLOPS 7.1 Introducción En este capítulo
INGENIERÍA DE COMPUTADORES III. Solución al examen de Septiembre 2012
Solución al examen de Septiembre 212 PREGUNTA 1 (2 puntos) 1.a) (1 punto) Dibuje el diagrama conceptual correspondiente al fragmento de código Fragmento 1. 1.b) (1 punto) Dibuje el diagrama conceptual
2).Diseñar los circuitos cuyas tablas de estados son las siguientes:
EJERCICIOS Tema 7 Ejercicios Síncronos 1) Deduce las tablas de estado que se correponden con los siguientes diagramas de estado. 2).Diseñar los circuitos cuyas tablas de estados son las siguientes: 0 1
MONOGRAFÍA CIENTÍFICA
Diseño y Síntesis de Sistemas de Lógica Secuencial Autor: Jorge Portillo Meniz Profesor Titular de Escuela Universitaria Universidad de Las Palmas de Gran Canaria 2006 Jorge Portillo Meniz, 2006 SISTEMAS
TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES
TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES Exponer los conceptos básicos de los fundamentos de los Sistemas Digitales. Asimilar las diferencias básicas entre sistemas digitales y sistemas analógicos.
TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Secuenciales
TECNOLOGÍA DE COMPUTADORES. CURSO 2016/17. Problemas Secuenciales 1) Un contador síncrono ascendente de 0 a 11 es: A Un sistema secuencial con 12 estados, y necesita 4 biestables. B Un sistema secuencial
UNIVERSIDAD DEL CARIBE UNICARIBE. Escuela de Informática. Programa de Asignatura
UNIVERSIDAD DEL CARIBE UNICARIBE Escuela de Informática Programa de Asignatura Nombre de la asignatura : Lógica Digital Carga académica : 4 créditos Modalidad : Semi-presencial Clave : INF-314 Pre-requisito
Figura P1. 2. Para el circuito que se muestra en la Figura P2, complete el diagrama de tiempo. Figura P2
Universidad Industrial de Santander Sistemas Digitales - Taller No 2 (Secuenciales y FSM) Profesor: Carlos A. Fajardo 1. Para un flip flop JK, como el de la Figura P1, cuyas entradas son las de la figura
Secuenciales (1) Diseño de Sistemas con FPGA Patricia Borensztejn
Secuenciales (1) Diseño de Sistemas con FPGA Patricia Borensztejn Sistemas Secuenciales Es un circuito con memoria. La memoria forma el estado del circuito. Las salidas son función de las entradas y del
Tema 4.2 Diseño de Sistemas Secuenciales
Tema 4.2 Diseño de Sistemas Secuenciales Contenidos Introducción Máquinas de Moore Máquinas de Mealy Ejemplos Bibliografía Diseño Digital. M. Morris Mano. Prentice-Hall Introduccion al Diseño Lógico Digital
CIRCUITOS CONTADORES CIRCUITOS CONTADORES
CIRCUITOS CONTADORES Centro CFP/ES CIRCUITOS CONTADORES Los circuitos contadores son circuitos secuenciales compuestos por biestables que tienen una entrada de cuenta de impulsos (CLK) y un número de salidas
Depuración de señales CIRCUITOS SISO. Circuito SISO. Circuito SIPO. Circuito PISO
Depuración de señales CIRCUITOS SISO Circuito SISO Circuito SIPO Circuito PISO DEPURACIÓN DE SEÑALES Cuando tenemos muchas señales (o cables) es difícil depurar el comportamiento del sistema simplemente
MÁQUINAS DE ESTADOS FINITOS
MÁQUINAS DE ESTADOS FINITOS Arquitectura de Computadoras I Prof. Marcelo Tosini 2 INTRODUCCIÓN Evento discreto: ocurrencia de una característica en la evolución de una señal Por ejemplo. * flanco de subida
Circuitos combinacionales aritméticos (Parte II)
Circuitos combinacionales aritméticos (Parte II) Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid Contenidos. Circuitos sumadores y restadores Ø Sumadores con
CONTADORES Y REGISTROS
Capítulo 7 CONTADORES Y REGISTROS 7.. CONTADORES Un contador es un circuito secuencial cuya función es seguir una cuenta o conjunto predeterminado de estados como consecuencia de la aplicación de un tren
Lógica Digital - Circuitos Secuenciales
Lógica Digital - Circuitos Secuenciales Organización del Computador I Diego Fernández Slezak (gracias David y Fran!) Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de