TEMA 10. CIRCUITOS SECUENCIALES

Transcripción

1 TEMA 10. CIRCUITOS SECUENCIALES IEEE 125 Aniversary: 1

2 TEMA 10. CIRCUITOS SECUENCIALES - Introducción - Elementos de memoria : biestables, latches - Registros de desplazamiento estáticos ticos - Circuitos secuenciales síncronos - Circuitos secuenciales asíncronos 2

3 INTRODUCCIÓN Sistemas combinacionales: : la salida depende solamente de lo que haya en las entradas en ese instante Sistemas secuenciales: La salida depende de los valores de las entradas en ese instante y también n de los valores que tuvieron en los instantes anteriores Circuitos que recuerdan o tienen memoria de las situaciones de interés por las que ha pasado el sistema a las situaciones se denominan estados Variables de estado: en cada caso concreto definen los estados a recordar Ejemplo: Circuito de una única entrada y una única salida y que proporciona salida 1 cuando aparece en la entrada dos 1 consecutivos 3

4 INTRODUCCIÓN La forma de operar de un sistema secuencial Operación n secuencial del sistema: dado un estado y una entrada el sistema produce una salida y el estado siguiente Se describe mediante un diagrama de estados (Secuencia( de grafos) ) por los que pasa el circuito como consecuencia de las sucesivas entradas y las salidas que produce Ejemplos: Estado anterior Entrada x ni Salida z ni BOLIGRAFO Estado siguiente +1 ASCENSOR entre dos pisos ENTRADAS SALIDAS ESTADOS INTERNOS Pulsar No Pulsar Sale Punta Entra Punta No Se Mueve Punta. Punta Dentro Punta Fuera. Llamada desde el bajo Llamada desde el primero Motor en marcha: Sube o baja Motor parado Ascensor piso bajo Ascensor piso 1º 4

5 INTRODUCCIÓN Hablamos de estado siguiente y anterior: Secuencia temporal Clasificación n de sistemas secuenciales: definición n de secuencia Sistemas síncronos: Sólo se observa el sistema durante el pulso de reloj marcapasos El reloj establece cuando se modifica el estado (no la salida: sistemas Mealy). Sistemas asíncronos: El sistema es permanentemente activo Un cambio en alguna de las entradas del sistema: induce un transitorio que evoluciona hasta el siguiente estado 5

6 ESTRUCTURA GENERAL DE UN SISTEMA SECUENCIAL SÍNCRONO Variables de entrada x i Sistema Combinacional Variables de salida z i Variables de estado y i Reloj Memoria Variables de excitación Y i Dos bloques básicos: b en coincidencia con el pulso de reloj Un bloque combinacional que : Lee las variables de entrada y de estado. Genera las funciones booleanas de salida y de excitación. Un bloque de memoria que: recuerda la evolución n del sistema configura el estado anterior El nuevo estado se generará y será leído con el nuevo pulso de reloj 6

7 ELEMENTOS DE MEMORIA: FLIP-FLOP FLOP o BIESTABLE BIESTABLE: : circuito secuencial que se caracteriza por: Tener dos estados estables: : almacena permanentemente un bit 0 y 1 : Estado: contenido de la memoria Se mantiene indefinidamente en uno de los estados posibles Variables de estado y i Entradas o señales externas de excitación hacen que el BIESTABLE cambie de estado. NOTA: La función n de excitación n es característica de cada tipo de biestable (D, T, RS o JK). Reloj Memoria Variables de excitación Y i Tienen dos salidas: y : son las variables de estado (definen los estados internos) Las salidas dependen de las entradas (vars( de excitación) y del estado anterior 7

8 ELEMENTOS DE MEMORIA Flip-flop RS (implementación n NOR) ' = R = S ' Una de las dos entradas a 0, salidas complementarias. Una entrada a 1 determina el valor de la salida. Tabla de estados R S se conserva el estado viola complementariedad Tabla de estados (combinacional( combinacional) 8

9 ELEMENTOS DE MEMORIA Flip-flop RS (implementación n NOR) :tabla: característica transiciones entre estados Partimos de n =0 e introducimos R=S=0: estado de memoria Tabla característica Partimos de n =0 e introducimos R=0, S=1: SET R S n n ? MEM SET RESET 9

10 ELEMENTOS DE MEMORIA Flip-flop JK J K n n No cambio Reset Set Basculación Tabla de Excitación n J K n Tabla característica del flip-flop J-K J K n n n 10

11 ELEMENTOS DE MEMORIA Flip-flop JK master-slave: slave: flip-flop flop activado por flancos de la señal del reloj J K ' Reloj Diagrama lógico l del flip-flop flop J-K Bloquea el cambio en la salida hasta que no acaba el pulso de reloj. r 11

12 ELEMENTOS DE MEMORIA Flip-flop T (K = J) T J K T n n 1 1 n Tabla de verdad Func. log Tabla característica Si mantenemos J=K=T=1, la salida oscila Aplicaciones: Divisor de frecuencia por 2 Contadores 12

13 ELEMENTOS DE MEMORIA Flip-flop D (D=J= K ) D J K J K D n Tabla de verdad Func. log Tabla característica La salida en el estado siguiente sigue a la entrada (útil para almacenar un único bit de datos) Aplicación: n: registros de desplazamiento 13

14 REGISTROS DE DESPLAZAMIENTO Registro de desplazamiento con carga serie Salida de datos serie o paralelo Salidas paralelo Entrada serie D D D Salida Pulsos de desplazamiento 14

15 REGISTROS DE DESPLAZAMIENTO Registro de desplazamiento con carga en paralelo y salida serie Desplaza/Carga 2 1 D 0 0 D 2 D 1 Pulsos de reloj Entradas en paralelo 15

16 SÍNTESIS DE SISTEMAS SECUENCIALES SÍNCRONOSS Analizar el enunciado con el fin de determinar el número n de entradas y el de salidas Obtención n del diagrama de estados Asignación n secundaria: : asignar un número n binario a cada estado Programación n de los flip-flops flops: : obtención n de las variables de excitación de los biestables para que dado un estado y unos valores de las entradas, se obtenga el estado siguiente Ecuaciones de las redes de control: : por métodos m puramente combinacionales y a partir de las matrices de control, se obtienen las ecuaciones correspondientes Síntesis de las redes combinacionales de control Síntesis de la red de salida Veamos un ejemplo: Diseñar un circuito secuencial síncrono s que presente un valor uno en su salida cada vez que el número n de unos, coincidentes con el pulso de reloj, contenidos en una secuencia de 3 bits, sea impar 16

17 ANÁLISIS DE CIRCUITOS SECUENCIALES SÍNCRONOSS Consiste en el proceso inverso de la síntesiss Procedimiento general: Escribir las ecuaciones de excitación de los flip-flops flops Construir las matrices de programación a partir de las ecuaciones anteriores Construir las matrices de estado,, empleando la tabla característica de los flip-flop flop y las matrices de programación n obtenidas previamente Construir el diagrama de estados a partir de la matriz de estados y la de salida Asignación n secundaria y reducción n de estados, si ha lugar Trascripción n literal de la operación n del circuito 17

18 ANÁLISIS DE CIRCUITOS SECUENCIALES SÍNCRONOSS Ejemplo Entrada, w Circuito C Salida, z C B w z B S A w B R A Ecuaciones de excitación A Matrices de programación B C B S R B B Matrices de estado Matrices de salida Diagrama de estados A w B w S R C C Asignación n secundaria Trascripción n literal 18

19 SISTEMAS SECUENCIALES ASÍNCRONOS Son aquellos que NO se encuentran pilotados por un pulso de reloj Alta velocidad de respuesta Dos tipos: Sistemas de modo de nivel: cambio en una de las entradas Sistemas de modo de pulso: doble cambio en una entrada a pulso 19

20 SISTEMAS SECUENCIALES ASÍNCRONOS NCRONOS: : Modo de PULSO Se diseñan con elementos de memoria sin reloj (latches( latches) Variables de entrada x i Sistema Combinacional Variables de salida z i Variables de estado y i Reloj Memoria Variables de excitación Y i 20

21 SISTEMAS SECUENCIALES ASÍNCRONOS NCRONOS: : Modo de PULSO RESTRICCIONES NO pulsos simultáneos en dos o más m s entradas (n entradas, n+1 posibles condiciones de entrada) Transiciones de los elementos de memoria iniciadas por los pulsos de entrada Las variables de entrada sólo se utilizan en la forma no complementada o complementada,, pero no en ambas 21

22 SISTEMAS SECUENCIALES ASÍNCRONOS NCRONOS: : Modo de PULSO Veamos un ejemplo z x 1 Ecuaciones de excitación x 2 Matrices de programación Matrices de estado y y S R Diagrama de estados Asignación n secundaria Trascripción n literal 22

23 SISTEMAS SECUENCIALES ASÍNCRONOS (Modo de PULSO): SINTESIS No existe señal de reloj El disparo del circuito se realiza con pulsos en las entradas Obtención n del diagrama de estados Asignación n de estados Matrices de estado Matrices de programación n y de salida Ecuaciones de programación n y de salida Dibujar el circuito Veamos un ejemplo: Diseñar un circuito de modo de pulso con dos líneas l de entrada x 1 y x 2 y una línea l de salida z. El circuito debe producir un pulso en la salida que coincida con el último pulso de entrada de la secuencia x 1 -x 2 -x 2. Ninguna otra secuencia de entrada debe producir un pulso de salida (circuito detector de secuencia) 23

24 SISTEMAS SECUENCIALES ASÍNCRONOS NCRONOS: : Modo de NIVEL El cambio de nivel de una entrada provoca el posible cambio de la salida y el estado No son necesarios elementos de memoria Circuito combinacional realimentado Variables de entrada x i Sistema Combinacional Variables de salida z j Variables de estado y s Retardo t Variables de excitación Y r 24

25 SISTEMAS SECUENCIALES ASÍNCRONOS (Modo de NIVEL): ANALISIS Ecuaciones combinacionales Matriz de excitación x 1 x 2 z Matriz de transición Matriz de flujo Matriz de salida Descripción n literal 25

26 SISTEMAS SECUENCIALES ASÍNCRONOS (Modo de NIVEL): ANALISIS Ejemplo: flip-flop flop RS asíncrono implementación n NAND S y X = y + S x S R y R x x Y = x + R S R y XY S x R y , ,

27 SISTEMAS SECUENCIALES ASÍNCRONOS (Modo de NIVEL): SÍNTESIS Veamos un ejemplo: Dadas dos señales A y B (entradas), diseñar una red que suministre una salida z = 1 cuando ambas entradas son 1, pero sólo s si, partiendo de entradas A=B=0, A fue 1 antes que B. Si la salida es 1 se mantiene hasta que B sea 0. Suponemos que las entradas no cambian a la vez Tabla de flujo primitiva Reducción n de la tabla primitiva a Tabla de flujo reducida Matriz de excitación Matriz de salida Implementación 27

28 TEMA 10. Problemas de CIRCUITOS SECUENCIALES 28

29 PROBLEMAS CIRC. SEC. SÍNCRONOS. S PROB. 1 A B C B J A J B J A K B K C K Ecuaciones de excitación Matrices de programación Matrices de estado Matrices de salida Diagrama de estados Asignación n secundaria Trascripción n literal 29

30 PROBLEMAS CIRC. SEC. SÍNCRONOS. S PROB. 2 x y D A y A z x J y K B Ecuaciones de excitación Matrices de programación Matrices de estado Matrices de salida Diagrama de estados Asignación n secundaria Trascripción n literal 30

31 PROBLEMAS CIRC. SEC. SÍNCRONOS. S PROB. 3 x y 2 x J K y 1 z Ecuaciones de excitación Matrices de programación Matrices de estado Matrices de salida x x J y 2 Diagrama de estados Asignación n secundaria y 1 K Trascripción n literal 31

32 PROBLEMAS CIRC. SEC. SÍNCRONOS. S PROB. 12 0/0 x/z 0/0 0/0 AB /0 1/0 0/0 x A B t 1/0 z 11 1/1 32

33 PROBLEMAS CIRC. SEC. SÍNCRONOS. S PROB / 0 11/ 1 00/1 ab/z 11/ 0 01/ 0 B 10/ 0 10/1 A 11/ 0 01/ 0 C 11/1 1 01/ 0 D 10/ 1 10/ 0 00/ 1 a b Estado A z A B D C C C A 01/ 0 00/ 0 33

34 PROBLEMAS CIRC. SEC. ASÍNCRONOS MODO DE NIVEL Se desea automatizar la barrera de un cruce a nivel entre una carretera y una vía v a férrea f con una sola vía. v Para ello se colocan en la vía v a dos conmutadores, uno a cada lado del cruce, separados por una distancia mayor que la longitud de cualquier tren y que están n activados mientras está pasando el tren por ellos. Diseñar un circuito secuencial asíncrono de modo de nivel para el control de la barrera, de manera que ésta baje cuando el tren se acerca al cruce y suba cuando el tren se aleje.. Entre los dos conmutadores nunca están n dos trenes; es decir, nunca dos trenes circulan suficientemente juntos. 34

35 Agradecimientos Daniel Pardo Collantes, Área de Electrónica, Departamento de Física Aplicada. Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailón Vega, Luís A., Fundamentos de Electrónica Digital.Universidad de Salamanca. Ediciones Universidad de Salamanca I/AAAAAAAABzY/6JcgGuof_a/s1600/muestreo.png 35