Latch D con Multiplexor. Recordemos el funcionamiento de un Multiplexor B 1. Control Z 0 A 1 B. Realicemos la siguiente modificación

Transcripción

1 Latch con Multiplexor Recordemos el funcionamiento de un Multiplexor A 0 B Control Realicemos la siguiente modificación Z Control Z 0 A B Z = Control. B + Control. A Latch Positivo Latch Negativo 0 0 Latch Positivo : Cuando = 0 la salida se encuentra memorizada, si en cambio = la salida toma el valor de. Latch Negativo : Cuando = la salida se encuentra memorizada, si en cambio = 0 la salida toma el valor de. Implementacion de un Latch con inversores y TG Con el objeto de simplificar el análisis vamos a reemplazar a las TGs (Transmisión Gate) por llaves L2 ato L Valor memorizado Como se observa ambas llaves trabajan en contraposición (L: on, L2: off). Si L esta cerrada el dato de entrada se repite a la salida (L2: off), cuando se abre L y se cierra L2 el ato queda memorizado En el dibujo que sigue observamos el diseño de un Latch con TG

2 Las siguientes configuraciones nos muestran un Latch que memoriza cuando el pulso de reloj esta en alto (biestable negativo) o cuando el pulso de reloj esta en bajo (biestable positivo) 2

3 Latch vs FF disparado por flanco. Supongamos el siguiente diagrama temporal a la entrada de ambos dispositivos y observemos las iferencias a las salidas o - o - FF disparado por Flanco Biestable Latch 3

4 Flip-Flops sincronizado por reloj La mayoria dispara por flanco (borde) y el símbolo que los identifica es Entradas Sincronas Entradas Sincronas Flanco Positivo Flanco Negativo Tiempos de establecimiento y retención (Setup, Hold Time) Entrada síncrona ts Establecimiento th Retención Los fabricantes establecen un tiempo mínimo, que de no cumplirse no se asegura el correcto funcionamiento del FF Valores típicos : ts : 5 a 20 nseg th : 0 a 5 nseg 4

5 Biestable SR disparado por flanco (Edge Triggered) S CONFORMAOR ETECTOR E FLANCOS R Circuito conformador/detector de flancos tpd FLANCO POSITIVO FLANCO NEGATIVO Para facilitar el análisis hemos supuesto que las compuertas AN y NOR son ideales por lo que tpd = 0. No así para el INVERSOR Toggle Flip Flop El funcionamiento de un FF en el modo toggle indica que su salida se complementa cada vez que ingresa un pulso de reloj. Tomemos por ejemplo el Biestable disparado por flanco y realicemos la siguiente modificacion: Conectemos la entra S a la salida negada y la entrada R a la salida S R Salida Salida Presente Futura t t+ 0 0 : etector de Flanco 5

6 iagrama temporal Toggle FF Flip Flop Se obtiene un Flip Flop tipo realizando la siguiente modificación al Biestable S R Entrada Salida Presente Futura t+ 0 0 Flip Flop JK Se obtiene un Flip Flop tipo JK realizando la siguiente modificación al Toggle Flip Flop. J K Entrada Presente Salida Futura J K t+ 0 0 t t (negado) Entradas Asíncronas Las entradas asíncronas son mandatorias, no requieren el concurso del pulso de reloj para actuar sobre el circuito. Cuando se activa una entrada asíncrona la salida se posiciona según sea la entrada activada. Si se activa la entrada Set (S) la salida va a uno (=). Si en cambio activamos la entrada Reset (R), la salida va a cero (=0). Veamos la aplicación en un FFJK 6

7 S J K R Entradas Asincronas Entrada Presente Salida Futura S R J K t+ 0 0 t t (negado) 0 x x 0 x x x x No permitido Flip-Flops conectados en cascada Supongamos la siguiente configuración de FFs disparados por flanco J J2 2 K K2 2 Condiciones Iniciales: CI: = ; 2 = 0 El funcionamiento correcto es el indicado en la siguiente figura C K (J 2 ) t phl ( ) 2 tp LH ( 2 ) Para que ello ocurra t phl debe ser mayor a t H (t phl > t H ) de 2, cosa que ciertamente se cumple, si ello no ocurriera la respuesta de 2 seria incierta. Los FFs actuales tienen un t H < 5 nseg., tendiendo a 0 nseg Flip-Flops Maestro Esclavo (Master-Slave) Actualmente el FF Maestro Esclavo es obsoleto y su configuración se muestra a continuación 7