1.3 COMPUERTAS LÓGICAS, FLIP-FLOPS Y CONTADORES PREP

Transcripción

1 Notas Técnicas de Uso y Aplicación NT COMPUETA LÓGICA, FLIP-FLOP Y CONTADOE PEPAATIVO PAA EL ENTENDIMIENTO DE LO MICOCONTOLADOE Preparado por: angel Alvarado Estudiante Graduando de Lic. en Ing. Electromecánica Panamá, Panamá issaiass@cwpanama.net web site : ÍNDICE.3. Introducción Estados Lógicos, Entradas y alidas Compuertas Lógicas Básicas Combinación de Compuertas Flip-Flops Contadores Conclusión eferencias Problemas Propuestos Introducción En esta sección se estudiarán los diferentes tipos de componentes básicos de la electrónica digital. El entendimiento de dispositivos digitales es básico para la iniciación de microcontroladores, y cubre aspectos como: Las compuertas lógicas y combinación de compuertas: siguen una secuencia simple, y se basan en el álgebra booleana, estos dispositivos procesan la información proveniente de las entradas y generan una salida, cuyo estado puede ser pronosticado. Flip-Flops : son los elementos almacenadores de información más primitivos desde el inicio de la electrónica digital, inicialmente fueron utilizados para implementar registros paralelos y serie. Contadores: involucran compuertas lógicas y circuitos de memoria. Cuando ambos elementos son combinados, se les llama circuitos secuenciales, porque siguen una secuencia de conteo ascendente, descendente o un conteo salteado. George Boole, una vez trató de explicar el funcionamiento de la mente, basándose en una matemática muy simple que solo puede dar como solución dos posibilidades: o un o un 0. F.I.E., C.D.P., 2005 NT0003

2 .3.2 Estados Lógicos, Entradas y alidas 46 El estado es el valor lógico que posee en un momento dado la compuerta ya sea a su entrada o a su salida se le denomina estado lógico. Para el avance rápido del tutorial se propone una técnica a la cual debe referirse a las figuras 7 y 8. Encendido Accionado 5V 0V Activado Estado Lógico: Uno () Cero (0) (a) (b) Apagado No Accionado Desactivado Figura 7. Entendimiento de un estado lógico. (a) Estado de uno () lógico. (b) Estado de cero (0) lógico. e activa con un uno () lógico Entrada Genera una salida de cero (0) lógico alida Genera una salida de uno () lógico e activa con un cero (0) lógico Figura 8. Estados de Entradas y salidas. i la entrada/salida, no posee un círculo, se activa/genera un estado de cero lógico. Por otro lado, si la entrada/salida posee un círculo, se activa/genera un estado de cero lógico. NT0003 ev. del

3 Compuertas Lógicas.3.3 Compuertas Lógicas Básicas 47 Enfóquese en esta sección a la combinación que prende el LED en los esquemáticos. Excepción, la compuerta NOT (.3.3.3) Compuerta AND Compuerta O Compuerta NOT La compuerta AND solo necesita de La compuerta O solo necesita de La compuerta NOT solo necesita de Un Y un para generar un. un ó en cualquier entrada para un para generar un 0; invierte generar un. la señal. Figura 9. Compuertas Lógicas A A Primera Fila: ímbolo esquemático. A 0 egunda Fila: Analogía Eléctrica. B Y B 0 Y Y ímbolo Esquemático 5V + A B Y 5V A Ambas analogías eléctricas son válidas B 0 A + + Y + 0 Y A 5V 5V Y Analogía Eléctrica Entradas alida A B Y Tabla 29. Tablas de la Verdad de Compuertas Básicas Entradas alida A B Y Entrada alida A Y 0 0 Para obtener el número de posibles combinaciones solo basta en seguir la ecuación de 2 n, donde n es el número de entradas. Así, si n = 2, existen 4 combinaciones posibles. (a) (b) (c) A las tablas superiores se le conoce como tabla de la verdad: (a) Tabla de la verdad para la compuerta AND. (b) Tabla de la verdad para la compuerta O. (c) Tabla de la verdad para la compuerta NOT. Las tablas de verdad son el resultado de las posibles combinaciones que pueden darse entre sus entradas y el resultado del estado lógico de su salida. i hay n entradas, existen 2 n combinaciones posibles, en este caso, cuatro (4) combinaciones.

4 Combinación de Compuertas En esta sección, refiérase a la figura 0. A B C D La terminal con círculo representa El círculo de la figura 0(a), izquierda, se inversión, o sea, una compuerta NOT. sustituye por el inversor, es decir, su compuerta NOT. A Equivalencia de una compuerta NAND de B 0 cuatro (4) entradas. En resumen, cada ter- 0 minal con círculo se cambia por la compuer- ta NOT. Y C Y D A esta compuerta se le conoce como compuerta NAND (a) (b) Figura 0. Compuerta NAND de 4 entradas. (a) Compuerta NAND. (b) Equivalente en su combinación de compuertas lógicas básicas. i se analiza el circuito de la figura 0, posee solamente una combinación que apaga el LED. Cualquier combinación que no sea A = B = C = D =, enciende el LED.

5 Compuertas Lógicas Flip-Flops El flip-flop es el dispositivo de memoria básico más primitivo que ha existido en la era digital, este almacena solo un bit 2 de memoria. Los flip-flops se combinan con ayuda de compuertas, para realizar contadores, circuitos de llave electrónica, simples almacenadores de datos. Nota: Ataque la compuerta donde la entrada sea 0. Cualquier combinación de entrada 0 resulta con un a la salida (ver secciones.3.3. y.3.4).3.5. Latch - Posicionar () - einiciar () Empezar por Empezar por esta entrada cualquier 0 0 entrada (a) (b) 0 0 neg neg 0 0, Ambiguo in cambio 0 /0? (c) (d) El estado = = 0 es un estado ambiguo para el Latch" - no deseado si el dispositivo es una memoria. Empezar /0? El estado = = preserva el estado anterior. Memoriza. por esta 0 neg entrada neg y neg son salidas opuestas Esta combinación = = depende del estado anterior Figura. Latch -. (a) = = 0. Estado ambiguo, no deseado. (b) = 0, =. alida en uno () lógico. (c) =, = 0. alida en cero (0) lógico. (d) = =, preserva el estado anterior. Tabla 30. Tabla de Verdad del Latch" - 2 El bit es la cantidad más pequeña de información la cual se puede almacenar.

6 Flancos Alto Activo o Bajo Activo A los flip-flops se les sincroniza por medio de una entrada para que cambien de estado en el momento deseado. Esta puede ser tanto bajo activo como alto activo. A su entrada de sincronía o reloj, se les denota por CK, CLK,, entre algunas nomenclaturas. A continuación los diferentes tipos de flancos: Flanco Bajo Activo Flanco Alto Activo e necesita un e necesita un cambio de 0 a J J cambio de reloj de en la entrada reloj para es- K a 0 para establecer un K tablecer un nuevo valor en la nuevo valor en la salida salida. (a) (b) Figura 2. Entrada de eloj. (a) Flanco de Activación Bajo Activo. Para reconocer un cambio en la salida, se necesita de un cambio de uno () lógico a cero (0) lógico. (b) Flanco de Activación Alto Activo. Para reconocer un cambio en la salida, se necesita de un cambio de cero (0) lógico a uno () lógico Latch" - incronizado por eloj Los flip-flops son los dispositivos de memoria más antiguos de la era digital. e utilizan como registros, aplicaciones de conteos, llaves electrónicas, etc. Nota: Inicie atacando por la compuerta cuya combinación de entrada estén ambas en uno () lógico, esta combinación genera una salida en cero (0). Depende del estado anterior 0 in cambio 0 es cero (0) lógico. /0? 0 neg 0 neg 0 (a) /0? (b) es uno () lógico 0 Estado Ambiguo 0 neg (c) (d) neg NT0003 Figura 3. Latch" - con entrada de reloj Alto Activa. (a) = = 0 =. Estado sin cambio, el flip-flop preserva el estado anterior. (b) = 0 = =. La salida está a cero (0) lógico. (c) = = 0 =. La salida es un uno () lógico. (d) = = =. El estado es ambiguo. ev. del

7 Compuertas Lógicas 5 Determine el estado siguiente dependiendo del estado anterior Estado siguiente (según la tabla 3) Estado anterior = 0, preserva el estado anterior = 0 = - = = 0 Diagrama de Tiempo Tabla 3. Tabla de la Verdad del Latch" - incronizado por eloj 0 0 in cambio Ambiguo imilar al Latch" - sin entrada de reloj. Observar que todavía conserva el problema de un estado ambiguo en una de sus combinaciones. neg Figura 4. Diagrama de Tiempo del Latch" - con Entrada eloj Alto Activo. Para determinar el estado siguiente del flip-flop, en el pulso de reloj debe analizarse el estado anterior.

8 Flip-Flop J-K El flip-flop J-K opera al igual que el flip-flop - sincronizado por reloj. Este modelo elimina el estado ambiguo que se generaba en el flip-flop - en su combinación = = ; dada esta combinación en un flip-flop J-K, la salida es conmutada, es decir, si la salida estaba en un estado de uno () lógico cambia a cero (0) lógico y viceversa. Diagrama de Tiempo Determine el estado siguiente Tabla 32. Tabla de la eloj i era, ahora es 0 dependiendo del estado anterior Verdad del Flip-Flop J-K J 2 2 K i era 0, ahora es J _ K Figura 5. Flip-Flop J-K. Para simplificar su esquemático los flip-flops se representan por su diagrama de bloques. J K neg Estado siguiente (según la tabla 32) Estado anterior = 0 J = 0 K = = = - J K 0 0 in cambio Conmuta El flip-flop J-K elimina el estado ambiguo que generaba el flip-flop - en la combinación,. Figura 6. Diagrama de Tiempo del Flip-Flop J-K con Entrada de eloj Alto Activo. Para determinar el estado siguiente en un diagrama de tiempo se deben comparar los estados de las entradas anteriores en el pulso (p.e. el pulso tres (3) J = K = 0) con la tabla 32 para conseguir el estado siguiente.

9 Compuertas Lógicas Flip-Flop D Data (D) Un flip-flop de datos tiene la característica de que cada vez se de un pulso de reloj, su salida es igual al estado de su entrada. Este tipo de flipflops, se utilizan en transferencia de datos paralela. Al darse el pulso, copia lo que esté a su entrada V2 5V 2 2 D D 0 0 J 2 D _ 2 2 D K 2 0 neg Figura 7. Construcción de un Flip-Flop Tipo D a Partir de un Flip-Flop J-K. Para que un flip-flop J-K trabaje como un tipo D, se deben cumplir las combinaciones dos (2) y tres (3) de la tabla 32. (a) (b) Figura 8. Flip-Flop Tipo D. (a) = D =. i la entrada D es uno () lógico, la salida toma el valor de su entrada ( = ). (b) = D = 0. i la entrada D es (0) lógico, la salida toma el valor de su entrada ( = 0). Tabla 33. Tabla de la verdad del Flip-Flop Tipo D Diagrama de Tiempo Determine el estado siguiente dependiendo del anterior D 0 0 D La salida del flip-flop tipo D es igual a su entrada, dado el pulso de reloj. neg Figura 9. Diagrama de Tiempo del Flip-Flop tipo D. Para determinar el estado siguiente en un diagrama de tiempo se deben comparar los estados de las entradas anteriores en el pulso (p.e. el pulso tres (3) D = 0) con la tabla 33 para conseguir el estado siguiente ( = ).

10 Flip-Flop T Toggle ó Cambio Es un flip-flop especial, muy implementado en secuencias de conteo, pues su estado particular a entradas altas ( lógico), genera un cambio en la señal de salida. e utiliza para implementar llaves electrónicas, secuencias sucesivas repetitivas y asíncronas, etc. Los flip-flops T, y los anteriores flip-flops estudiados anteriormente, pueden usarse para un proyecto de este tipo. Almacena el Cambia el estado Tabla 34. Tabla de la Verdad estado anterior de 0 a, ó, a 0 del Flip-Flop Tipo T T T J T J _ 2 _ neg K 2 2 _ neg K T 2 0 in cambio Conmuta (a) (b) (c) Figura 20. Flip-Flop Tipo T. (a) Diagrama de bloque del flip-flop tipo T. (b) Construcción de un flip-flop tipo T a partir de un J-K. Estado sin cambio. T = =, el flip-flop preserva el estado anterior. (c) Construcción de un flip-flop tipo T a partir de un J-K. Estado de conmutación. T = =. si la salida era cero (0) cambia a uno () y viceversa. Ver combinaciones uno () y cuatro (4) de la tabla 32 para construir un flip-flop T a base de un flip-flop J-K. Dado el pulso de reloj, si la entrada T es cero (0), preserva el estado anterior; si la entrada T es uno (), conmuta el estado anterior. Diagrama de Tiempo T Figura 2. Diagrama de Tiempo del Flip-Flop Tipo T. Para determinar el estado siguiente en un diagrama de tiempo se deben comparar los estados de las entradas anteriores en el pulso (p.e. el pulso tres (3) T = = ) con la tabla 34 para conseguir el estado siguiente ( = 0). neg = - = 0 T = =

11 .3.6 Contadores Nota Técnica Compuertas Lógicas Nota: FF = flip-flop Contador de Cero (0) a iete (7) Hay diferentes tipos de contadores, síncronos y asíncronos. olamente, de manera demostrativa se explicarán los contadores asíncronos. Los contadores asíncronos se usan en secuencias de conteo ascendente o descendente. iguen la regla de 2 n, donde n es el número de flip-flops. Por ejemplo, para realizar un conteo de cero (0) a siete (7), se evalúa 2 n hasta que el resultado sea ligeramente mayor al número a contar o mejor llamado número módulo; el número de flip-flops resultante es tres (3) y su módulo es ocho (8) (2 3 = 8). El FF más cercano al La salida de un FF Tabla 35. Conteo Ascendente de reloj es el bit menos es el reloj del siguiente un Contador de 0 a 7 significativo 5V Todos son FF Bit más bajo activos significativo FF3 FF2 FF Pulso No LB FF2 MB 0 0 J J J _ 0 3 K K K L FF LB FF3 MB eloj FF que cambia más lento FF que cambia más rápido Figura 22. Contador de Cero (0) a iete (7). Para un conteo ascendente todos los flip-flops deben ser de entrada de reloj bajo activos y la salida de cada flip-flop alimenta al reloj del siguiente. Después del séptimo (7 mo ) pulso, se reinicia la cuenta y el ciclo sigue indefinidamente. NT0002 ev. del

12 einicio de un Contador Ejemplo: Generar un conteo de cero (0) a cinco (5) cíclico. Nota: einiciar el contador en el número seis (6). 5V La combinación de reinicio del contador LB FF2 MB está en gris en la tabla L eset MB 2 J J J _ 2 K K K L FF LB 0 FF3 MB Los resets () La siguiente combinación reinician los FF L = y MB = genera si existe un cero = 0, la cual reinicia los (0) lógico en. FF (a) (b) Figura 23. Contador de Cero (0) a Cinco (5). Para que un contador cuente hasta un número en específico, siempre se debe de reiniciar en el siguiente número, en este caso, el número seis (6). (a) ecuencia cinco (5). No reinicia el contador porque la señal proveniente del reset es un uno () lógico en cada FF. (b) Circuito de reinicio del contador. El contador reinicia a la secuencia seis (6), donde la salida de la compuerta NAND es un cero (0) lógico y activa los resets de los contadores..3.7 Conclusión e abarcaron temas introductorias básicos de los sistemas lógicos digitales como lo son compuertas las lógicas básicas AND, NOT y O; estudios de dispositivos primitivos de memoria como lo son los flip-flops, empezando desde su diagrama por compuertas lógicas hasta su diagrama de bloque y de tiempo. Finalmente, se hicieron estudios básicos de contadores y reinicio de conteos de forma cíclica. La lógica digital es el nivel de entrada para el entendimiento de la arquitectura de una computadora, siendo el álgebra booleana la lógica que respeta el cálculo de estas máquinas. Para el uso de microcontroladores basta el conocimiento básico de algunos conceptos básicos de electrónica digital. NT0003 ev. del

13 Compuertas Lógicas eferencias.3.8. istemas Digitales, Principios y Aplicaciones Autor: onald J. Tocci ecurso: Capítulo 4 Circuitos Lógicos Combinatorios Capítulo 5 Flip-Flops y Dispositivos elacionados Capítulo 7 Contadores y egistros Curso de Lógica digital (a) umario de tablas de verdad de las compuertas lógicas básicas (a) Lógica Booleana y Compuertas Lógicas (a) Flip-Flops (a) (b) Flip-Flops, Máquinas de Estado, Contadores y egistros (a) Problemas de Biestables ( Flip-Flops ) (a) Contadores Asíncronos (a) Curso de Electrónica Digital, Microprocesadores y Microcontroladores (a) Página web sobre esta Nota Técnica (a) NT0002 ev. del

14 .3.9 Problemas Propuestos 58 (a) ué combinación apagará un led a la salida de la siguiente compuerta? (c) ué sucede en esta combinación con la salida del FF? A B C D E F G H LED 2 2 5V J _ K Figura 25. Ejercicio 2 Figura 24. Ejercicio (d) Cómo será el diagrama de un contador de cero (0) a tres (3) que reinicie la segunda vez que pasa por el número dos (2)? espuestas: (b) Genere la tabla de la verdad de la siguiente compuerta (a) A = B = C = D = E = F = G = (b) Tabla 36. espuesta al Ejercicio 2 (d) 5V A B LED A B LED LA J _ K FF MA J _ K FF2 Veces Vez J _ K FF3 LB2 MB2 Figura 26. Ejercicio 2 (c) La salida siempre será 0 MB2 Vez U2A Figura 27. Ejercicio 4