Circuitos combinacionales aritméticos (Parte II)
|
|
|
- Ramón Ojeda Farías
- hace 7 años
- Vistas:
Transcripción
1 Circuitos combinacionales aritméticos (Parte II) Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid
2 Contenidos. Circuitos sumadores y restadores Ø Sumadores con propagación de acarreo serie Semisumador. Sumador total. Sumador de n bits con acarreo serie Ø Sumadores con acarreo anticipado Ø Sumador/Restador en complemento a 2 2. Circuitos de multiplicación Ø Circuito multiplicador básico 3. Unidades ritmético-lógicas (LUs) Ø Concepto de LU Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
3 Circuitos sumadores y restadores (n) B(n) Carry_In SUM S(n) Carry_Out (n) B(n) Borrow_In REST R(n) Borrow_Out Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3
4 Sumador con propagación de acarreo serie. Suma decimal y binaria 86d à b 25d à b d à b Ø Operandos: n bits Ø Resultado: n+ bits B n n B n- n- B B C n bit n C n- bit n- C bit C bit S n S n- S S Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
5 Sumador con propagación de acarreo serie. Semisumador B S Carry B Half-dder (SS) Carry S B Carry S Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
6 Sumador con propagación de acarreo serie. Sumador completo B C_in Full-dder (SC) C_out S B C_in S C_out B SS C_out C_in SS S Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 6
7 Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 7 Sumador con propagación de acarreo serie. Sumador completo C_in B Full-dder (SC) C_out S B C_in S C_out C out S
8 Sumador con propagación de acarreo serie. Sumador completo B C_in Full-dder (SC) C_out S BC in B C_in S C_out C in Carry B C_in B S Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 8
9 Sumador con propagación de acarreo serie. Sumador de varios bits B() () B() () C_in() SS bit B(3) (3) C_in(3) B(2) (2) SC bit 2 C_in(2) C_out() SC bit S() C_out() S() SC bit 3 C_out(2) S(2) L Retraso = f(#bits) C_out(3) S(3) Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 9
10 Sumador con propagación de acarreo serie. Sumador de varios bits B(3) (3) B(2) (2) B() () B() () C_out C_in S(3) S(2) S() S() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28
11 Sumador con acarreo anticipado. B3 3 B2 2 B B C_out SC S3 SC S2 SC SC S S Carry look-ahead Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28
12 Sumador con acarreo anticipado. B(3) (3) B(2) (2) B() () B() () Lógica de acarreo C_in C_out Lógica de suma S(3) S(2) S() S() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
13 Sumador/restador en C2. Complemento a 2 Números positivos Números negativos +d -d + C2() Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 3
14 Sumador/restador en C2. B = + (-B) B + Res C2 S/R Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 4
15 Sumador/restador en C2. SR B() B() B(2) B(3) () () (2) (3) C_in B Sumador 4 bits S C_out S() S() S(2) S(3) B(4) B(5) B(6) B(7) (4) (5) (6) (7) C_in B Sumador 4 bits S C_out S(4) S(5) S(6) S(7) Detector de desbordamiento OV Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 5
16 Sumador/restador en C2. Ejercicio (7) B (7) S(7) Detector de desbordamiento OV Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 6
17 Multiplicador. Multiplicador decimal y binario B Multiplicador S 86d à b 5d à b 29d à b 86d 5d 3 5x6 4 5x8 desplazado a izqda p. 6 6x desplazado a izqda p. 8 8x desplazado a izqda 2 p. 29 Decimal Ø Operandos: n bits Ø Resultado: 2*n bits Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 7
18 Multiplicador. Binario * B = * (b n- *2 n- + b n-2 *2 n b *2 + b *2 s o s!! La multiplicación binaria de dos números (m bits) y B (n bits) consiste en una suma de tantos elementos como bits tenga B (n). Cada elemento i es el número desplazado a la izquierda i veces si el peso correspondiente de B vale. En caso contrario el elemento i es. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 8
19 Multiplicador. * B = * (4*B(2)+2*B()+*B()) * SHL() *2 B() + Res SHL() *4 B() + B(2) Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 9
20 Multiplicador. * 7 = * (4+2+) * SHL() *2 + Res SHL() *4 + Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
21 Multiplicador. * 5 = * (4++) * SHL() *2 + Res SHL() *4 + Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 2
22 Multiplicador. B4 B3 B2 B B4 B3 B2 B 2B4 2B3 2B2 2B 3B4 3B3 2B2 3B 4B4 4B3 4B2 4B P8 P7 P6 P5 P4 P3 P2 P Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 22
23 Multiplicador. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 23
24 Unidad ritmético-lógica CarryIn Res B Overflow >B <B =B CarryOut Sel_Op Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 24
25 Unidad ritmético-lógica Bloque para la realización de operaciones aritmético-lógicas: Ø Suma + B Ø Resta - B Ø Complemento a 2 Ø Ø Ø - B Comparación > B < B = B REST Desplazamiento a la izquierda SHL() ß Desplazamiento a la derecha SHR () à Combinacional Operaciones lógicas (bit a bit) Ø ND Ø OR Ø XOR Ø XNOR Ø NOT Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 28 25
26 Referencias l Circuitos y Sistemas Digitales. J. E. García Sánchez, D. G. Tomás, M. Martínez Iniesta. Ed. Tebar-Flores l Electrónica Digital, L. Cuesta, E. Gil, F. Remiro, McGraw-Hill l Fundamentos de Sistemas Digitales, T.L Floyd, Prentice-Hall Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid,
Subsistemas aritméticos y lógicos. Tema 10
Subsistemas aritméticos y lógicos Tema 10 Qué sabrás al final del capítulo? Diseño de Sumadores Binarios Semisumadores Sumador completo Sumador con acarreo serie Sumador / Restador Sumador BCD Diseño de
Subsistemas aritméticos y lógicos. Tema 8
Subsistemas aritméticos y lógicos Tema 8 Qué sabrás al final del capítulo? Diseño de Sumadores Binarios Semisumadores Sumador completo Sumador con acarreo serie Sumador con acarreo anticipado Sumador /
ANALISIS Y DISEÑO DE CIRCUITOS ARITMÉTICOS
ANALISIS Y DISEÑO DE CIRCUITOS ARITMÉTICOS Suma y resta binaria Diseño de un sumador Análisis del sumador Análisis de un sumador/restador Suma y resta en BCD Suma y resta en BCD exceso de tres Análisis
Circuitos electrónicos digitales. Unidades Aritméticas Lógicas. Departamento de Tecnología Electrónica Universidad de Sevilla
Circuitos electrónicos digitales Unidades Aritméticas Lógicas Índice Introducción Circuitos sumadores básicos Sumador paralelo de n bits Sumador/Restador Unidad aritmético-lógica (ALU) Introducción Los
Circuitos electrónicos digitales
Circuitos electrónicos digitales Universidad de Sevilla Tema 6 Unidades aritméticas y lógicas Índice Introducción Aritmética binaria Circuitos sumadores básicos Sumador de n bits Sumador/Restador Unidad
Sumadores. Tipos de sumadores: Half-adder. Full-Adder. Carry-Look-Ahead. Carry-select.
Sumadores En electrónica un sumador es un circuito lógico que calcula la operación suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica (ALU). Generalmente realizan
6.1. Operadores aritméticos en binario natural
6.1. Operadores aritméticos en binario natural 6.1.1. Puertas OR-Exclusiva y circuitos de paridad [ Wakerly 5.8. pág. 410] 6.1.2. Comparadores [ Wakerly 5.9. pág. 419] 6.1.3. Sumadores, restadores y ALUs
Fundamentos de Computadores. Tema 5. Circuitos Aritméticos
Fundamentos de Computadores Tema 5 Circuitos Aritméticos OBJETIVOS Conceptuales: Suma y resta binaria Implementaciones hardware/software Circuito sumador y semi-sumador básico Sumadores/restadores de n
Tema 2. LÓGICA COMBINACIONAL (I): FUNCIONES ARITMÉTICO- LÓGICAS (Tema 5 del libro)
Tema 2 LÓGICA COMBINACIONAL (I): FUNCIONES ARITMÉTICO- LÓGICAS (Tema 5 del libro) http://prof.mfbarcell.es 5.1 Representación conjunta de números positivos y negativos Representación conjunta de números
Figura 1: Suma binaria
ARITMÉTICA Y CIRCUITOS BINARIOS Los circuitos binarios que pueden implementar las operaciones de la aritmética binaria (suma, resta, multiplicación, división) se realizan con circuitos lógicos combinacionales
Tema 3. Operaciones aritméticas y lógicas
Tema 3. Operaciones aritméticas y lógicas Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 28 Índice Operaciones lógicas: OR, AND, XOR y NOT Operaciones
Unidad Aritmética. A2 A1 A0 + B2 B1 B0 Co S2 S1 S0
1 Sumador sin signo. Dos números sin signo, con ancho tres. Con A0 y B0 los bits menos significativos. Carry-in, que es una entrada del sumador, igual a cero. A2 A1 A0 + B2 B1 B0 Co S2 S1 S0 2 Sumador
4. Aritmética y operadores
Fundamentos de Computadores Ingeniería de Telecomunicación Departamento de Automática Escuela Politécnica Superior Curso académico 2009 2010 Contenidos 1 Aritmética y lógica 2 3 4 Introducción Aritmética
4. Aritmética y operadores
4. Aritmética y operadores Fundamentos de Computadores Ingeniería de Telecomunicación Raúl Durán Díaz Departamento de Automática Escuela Politécnica Superior Curso académico 2009 2010 Raúl Durán Díaz 4.
Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:
3. Circuitos aritméticos ticos Oliverio J. Santana Jaria Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso 2006 2007 Introducción La realización de operaciones aritméticas y lógicas
Tema 3: Operaciones aritméticas y lógicas
Tema 3: Operaciones aritméticas y lógicas S Suma-resta en base dos S Operaciones lógicas: OR, AND, XOR y NOT S Operaciones de desplazamiento S Suma-resta en los diferentes sistemas de representación de
Tema IV. Unidad aritmético-lógica
Tema IV Unidad aritmético-lógica 4.1 Sumadores binarios 4.1.1 Semisumador binario (SSB) 4.1.2 Sumador binario completo (SBC) 4.1.3 Sumador binario serie 4.1.4 Sumador binario paralelo con propagación del
PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores
![PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores](/thumbs/52/30160971.jpg "PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores")
LAB. Nº: 4 HORARIO: H-441 FECHA: 2/10/2005 Se tienen 2 números en Código GRAY de 4 bits. Se requiere diseñar un circuito que obtenga la suma de estos 2 números y que muestre el resultado en formato BCD
PRÁCTICA 1b: SUMA Y RESTA BINARIA
DEPARTAMENTO DE AUTOMÁTICA UAH GRADO EN INGENIERÍA INFORMÁTICA OBJETIVOS PRÁCTICA 1b: SUMA Y RESTA BINARIA ü ü Iniciar y familiarizar al alumno con las operaciones básicas (suma y resta) con números binarios.
Fundamentos de los Computadores Grado en Ingeniería Informática
3.1 Circuitos aritmético-lógicos Fundamentos de los Computadores Grado en Ingeniería Informática Introducción La realización de operaciones aritméticas y lógicas es una de las principales i razones de
2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 3 UNIDAD ARITMÉTICO- LÓGICA JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ
ARQUITETURAS DE OMUTADORES 2º URSO INGENIERÍA TÉNIA EN INFORMÁTIA DE GESTIÓN TEMA 3 UNIDAD ARITMÉTIO- LÓGIA JOSÉ GARÍA RODRÍGUEZ JOSÉ ANTONIO SERRA ÉREZ Tema 3. La Unidad entral de roceso. A.L.U. 1 La
Multiplicación. Multiplicación. Martín Vázquez Arquitectura I - Curso 2013 UNICEN. Notación dot
Multiplicación Martín Vázquez Arquitectura I - Curso 23 UNICEN Multiplicación 2 Multiplicación p b 3.a. 3 b 2.a. 2 b.a. b.a. b x a Notación dot p b 3.a.2 3 b 2.a.2 2 b.a.2 b.a.2 b x a Multiplicación decimal
Arquitectura de Computadoras para Ingeniería
Arquitectura de Computadoras para Ingeniería (Cód. 7526) Cuatrimestre 26 Dra. DCIC - UNS Operaciones Aritméticas Implementación de las operaciones aritméticas básicas: ) Suma 2) Resta 3) Multiplicación
Números con y sin signo Suma y resta Operaciones Lógicas Construyendo una ALU Multiplicación División Punto Flotante
/3/22 rquitectura de Computadoras Primavera 22 Números con sin signo Suma resta Operaciones Lógicas Construendo una LU Multiplicación División Punto Flotante 2 Los números son representados en base 2 Cada
6. Sumadores y restadores
6. es y restadores Objetivos: Estudio de la tabla de verdad y de las diferentes estructuras internas de un sumador completo. Introducir mejoras en el diseño del sumador completo para reducir su tiempo
Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
EXAMEN RESUELTO Problema-. Modelo-B (Calificación puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de una sola cifra en su entrada, este circuito: ) Indique, si el
Bloques Combinacionales
Bloques Combinacionales 1. Comparadores 2. Sumadores y Semisumadores 3. Multiplexores Demultiplexores 4. Codificadores Decodificadores 5. Convertidores de código 6. Generadores /comprobadores de paridad
Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)
Sistemas Digitales - Examen temas, 2 y 3 - (6 de Abril 206) EXAMEN RESUELTO Problema-. Modelo-A (Calificación 0 puntos) Se quiere diseñar un circuito digital, tal que, dado un número en código octal de
TEMA 6 UNIDAD ARITMÉTICO LÓGICA
FUNDMENTOS DE TEM 6 UNIDD RITMÉTICO LÓGIC. OPERDORES LÓGICOS. 2. PROPIEDDES DE L UL. 3. OPERDORES DE DESPLZMIENTO. Desplazamientos lógicos. Desplazamientos circulares. Desplazamientos aritméticos. 4. OPERCIONES
OPERACIONES BÁSICAS BINARIAS
Oscar Ignacio otero H. OPERCIONES ÁSICS INRIS Son circuitos lógicos combinacionales que pueden realizar operaciones de suma, resta, multiplicación y división. SUM INRI Se suman los dos términos sumandos
ALU. Unidad aritmético-lógica
ALU Unidad aritmético-lógica Definición La ALU (unidad aritmético-lógica) es el dispositivo que se encarga de realizar: a) Operaciones aritméticas (suma, resta, etc.). b) Operaciones lógicas (and, or,
TEMA III: OPERACIONES CON LOS DATOS
CUESTIONES A TRATAR: Cual es la función de la unidad operativa? Es necesaria? Qué tipos de circuitos implementan la unidad operativa? Unidad operativa frente a ALU Qué es una operación de múltiple precisión?
Principales subsistemas digitales en CMOS-
Ingeniería Técnica de Telecomunicación SS. EE. Curso 3º Microelectrónica I 2010/11 Resumen TEMA 4. VLSI Principales subsistemas digitales en CMOS- Lógica dinámica. Estructuras lógicas síncronas con señales
Unidad 7. Unidades aritméticas y lógicas
Unidad 7. Unidades aritméticas y lógicas Circuitos Electrónicos Digitales E.T.S.I. Informática Universidad de Sevilla Jorge Juan 2-28 Esta obra esta sujeta a la Licencia Reconocimiento-CompartirIgual
UNIDAD ARITMETICO-LOGICA. Conceptos. 1. Sumadores y restadores. Semisumador:
UNIDAD ARITMETICO-LOGICA Conceptos Unidad aritmético-lógica: Elemento que realiza las operaciones aritméticas y lógicas entre los datos Operaciones típicas Sumar Restar Multiplicar Desplazamiento de registros
FUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas
FUNDAMENTOS DE SISTEMAS DIGITALES Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas 1 Programa 1. Representación conjunta de números positivos y negativos. 2. Sumadores y restadores. 3. Sumadores
-5.2 SUMADOR CON MULTIPLES SUMANDOS.
-5.2 SUMADOR CON MULTIPLES SUMANDOS. Sumador con acarreo almacenado. Este sumador también llamado Carry Save Adder (CSA) nos permitirá realizar la suma de N sumandos en un tiempo mínimo. Para estudiar
TEMA 6. Circuitos Aritméticos.
Fundamentos de los Computadores. Circuitos Aritméticos T6- TEMA 6. Circuitos Aritméticos. INDICE: OPERACIONES EN EL SISTEMA BINARIO CIRCUITOS SUMADORES CIRCUITOS RESTADORES UNIDADES LÓGICO ARITMÉTICAS
TEMA 6 ARITMÉTICA BINARIA Y CIRCUITOS ARITMÉTICOS
TEMA 6 ARITMÉTICA BINARIA Y CIRCUITOS ARITMÉTICOS . ARITMÉTICA BINARIA. Aritmética binaria básica a) Suma binaria.sea C i el acarreo (carry) generado al sumar los bits A i B i (A i +B i ) 2. Sea i= y C
1.1 Circuitos Digitales
TEMA III Circuitos Digitales Electrónica II 27. Circuitos Digitales Del mundo analógico al digital. Ventajas de la señal digital. Inconvenientes de la señal digital. Algebra de Boole. Puertas Lógicas.
Práctica 1 ALU de 1 BIT
INSTITUTO POLITÉCNICO NACIONAL Centro de Estudios Científicos y Tecnológicos Nº 1 Gonzalo Vázquez Vela Academia de Sistemas Digitales Prácticas de Arquitectura de Microprocesadores y Microcontroladores
Electrónica Básica. Aritmética Binaria. Electrónica Digital. José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC
Electrónica Básica Aritmética Binaria Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC ARITMÉTICA BINARIA Operaciones en el sistema Binario Natural Suma Binaria
Biestables. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid
Biestables Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Circuitos digitales y microprocesadores Entradas Funciones de salida Salidas Funciones de estado
10.1. Determinación de ecuaciones lógicas para las condiciones o flags.
Capítulo 0. Unidad Aritmética. 0.. Determinación de ecuaciones lógicas para las condiciones o flags. Se pueden obtener las ecuaciones de un sumador de ancho n, mediante inducción matemática. Analizaremos
Laboratorio 1 Implementación de un sumador binario
Universidad de chile Laboratorio 1 Implementación de un sumador binario Autor: Sergio Liberman Bronfman Thomas Peet Moraga Curso: EL4002 Profesores: Francisco Rivera Profesor auxiliar: Andrés Sanhueza
ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica
Problemas propuestos en examen PROBLEMAS TEMA 4: Unidad Aritmético Lógica 4.1 Se desea realizar una Unidad Aritmético Lógica que realice dos operaciones, suma y comparación de dos números X (x 2 ) e Y
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid. Circuitos combinacionales
Circuitos Electrónicos Digitales E.T.S.I. Telecomunicación Universidad Politécnica de Madrid Circuitos combinacionales Puertas lógicas simples y complejas. Multiplexores. Elementos varios: codificadores
Circuitos Lógicos Combinatorios. Ing. Jorge Manrique 2004 Sistemas Digitales 1
Circuitos Lógicos Combinatorios Ing. Jorge Manrique 2004 Sistemas Digitales 1 Circuitos Combinatorios Un circuito combinatorio es un arreglo de compuertas lógicas con un conjunto de entradas y salidas.
TEMA 5.3 SISTEMAS DIGITALES
TEMA 5.3 SISTEMAS DIGITALES TEMA 5 SISTEMAS DIGITALES FUNDAMENTOS DE ELECTRÓNICA 08 de enero de 2015 TEMA 5.3 SISTEMAS DIGITALES Introducción Sistemas combinacionales Sistemas secuenciales TEMA 5.3 SISTEMAS
Aritmética Binaria. Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid
Aritmética Binaria Luis Entrena, Celia López, Mario García, Enrique San Millán Universidad Carlos III de Madrid 1 Índice Representación de números con signo Sistemas de Signo y Magnitud, Complemento a
GUIA DIDACTICA DE ELECTRONICA N º12 1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6
1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6 DOCENTE(S) DEL AREA:NILSON YEZID VERA CHALA COMPETENCIA: USO Y APROPIACION DE LA TECNOLOGIA NIVEL DE COMPETENCIA: INTERPRETATIVA
ÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37
ÍNDICE LISTA DE FIGURAS... 7 LISTA DE TABLAS... 11 CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN... 13 1.1. REPRESENTACIÓN DE LA INFORMACIÓN... 15 1.2. SISTEMAS DE NUMERACIÓN BINARIO NATURAL Y HEXADECIMAL... 18 1.3.
Código: Titulación: ING. TÉCNICO IND. EN ELECTRÓNICA INDUSTRIAL Curso: 2
ASIGNATURA: ELECTRÓNICA DIGITAL Código: 126212006 Titulación: ING. TÉCNICO IND. EN ELECTRÓNICA INDUSTRIAL Curso: 2 Profesor(es) responsable(s): JOSE ALFONSO VERA REPULLO - Departamento: TECNOLOGÍA ELECTRONICA
Circuitos combinacionales
Circuitos combinacionales Luis ntrena, Celia López, Mario García, nrique an Millán Universidad Carlos III de Madrid Circuitos combinacionales y secuenciales l Combinacionales: alida depende sólo de la
SUMADORES Y COMPARADORES
Universidad Nacional de Quilmes Diplomatura en Ciencia y Tecnología Circuito semisumador de un bit. TÉCNICAS DIGITALES Los circuitos sumadores entregan 2 datos: suma (S) y acarreo (A), y, este circuito
PRÁCTICA 1b: SUMA Y RESTA BINARIA
DEPARTAMENTO DE AUTOMÁTICA UAH GRADO EN INGENIERÍA INFORMÁTICA OBJETIVOS PRÁCTICA 1b: SUMA Y RESTA BINARIA! Iniciar y familiarizar al alumno con las operaciones básicas (suma y resta) con números binarios.!
Componentes Combinacionales. Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC
Componentes Combinacionales Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT ULPGC Componentes Combinacionales Se emplean para: Transformación de datos Operaciones aritméticas (suma, resta...)
Representación de datos y aritmética básica en sistemas digitales
Representación de datos y aritmética básica en sistemas digitales DIGITAL II - ECA Departamento de Sistemas e Informática Escuela de Ingeniería Electrónica Rosa Corti 1 Sistemas de Numeración: Alfabeto:
Tema 3. Operaciones aritméticas y lógicas
Enunciados de problemas Tema 3. Operaciones aritméticas y lógicas Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 3: Hoja: 2 / 18 Tema 3: Hoja: 3 / 18 Base teórica
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO311 Estructuras de Computadores
. Unidad Aritmética... Determinación de ecuaciones lógicas para las condiciones o flags. Se pueden obtener las ecuaciones de un sumador de ancho n, mediante inducción matemática. Analizaremos un sumador
Tema 3. Operaciones aritméticas y lógicas
Tema 3. Operaciones aritméticas y lógicas Soluciones a los problemas impares Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 3: Hoja: 2 / 25 Tema 3: Hoja: 3 / 25
SESIÓN 1 Conceptos Di gitales
SESIÓN 1 Conceptos Digitales Magnitudes Analógicas y Digitales, Digitos binarios, Niveles lógicos y Formas de Onda Digitales Operaciones Básicas Lógicas Introducción a las Funciones Lógicas Básicas Slide
VHDL. Lenguaje de descripción hardware
VHDL. Lenguaje de descripción hardware Modelado combinacional 26 A.G.O. All Rights Reserved Modelado combinacional El modelado de sistemas combinacionales es muy sencillo, puesto que en todo momento las
UNIDAD ARITMÉ M T É ICO-L - Ó L GICA 1
UNIDAD ARITMÉTICO-LÓGICA 1 ALU: Parte del computador donde se realizan las operaciones aritméticas y lógicas. Las otras unidades le proporcionan datos (que le llegan en forma de registros) ALU opera y
Diseño de Operadores Aritméticos
Diseño de Operadores Aritméticos Dr. Andrés David García García Departamento de Mecatrónica ITESM-CEM Algoritmos de procesamiento digital de señales Los algoritmos de DSP basan su funcionamiento en operadores
5.1.1 Sumadores con anticipación de Acarreo. g i = a i b i. c i = c i-1 p i + g i s i = p i + c i-1. c 0 = g 0 + c -1 p 0
5.1.1 Sumadores con anticipación de Acarreo. El sumador paralelo de n bits que se ha mostrado hasta ahora, tiene un nivel de retardo de 2*n puertas, pues necesita 2*n etapas de puertas lógicas para que
T6. CIRCUITOS ARITMÉTICOS
T6. CIRCUITOS ARITMÉTICOS Circuitos Aritméticos Son dispositivos MSI que pueden realizar operaciones aritméticas (suma, resta, multiplicación y división) con números binarios. De todos los dispositivos,
Representación de datos y aritmética básica en sistemas digitales
Representación de datos y aritmética básica en sistemas digitales DIGITAL II - ECA Departamento de Sistemas e Informática Escuela de Ingeniería Electrónica Rosa Corti 1 Sistemas de Numeración: Alfabeto:
Sistemas Digitales I
UNIVERSIDAD INDUSTRIAL DE SANTANDER Sistemas Digitales I Taller No1 Profesor: Carlos A. Fajardo Mayo de 2015 Temas: Representación digital de los Datos, Algebra de Boole, Funciones Lógicas, Introducción
Modelos de Circuitos FCHE 2011
Modelos de Circuitos Secuenciales: Mealy y Moore FCHE 20 Modelos/Maquinas/Autómatas Mealy: las salidas están en función de dos, el estado presente y las entrada. Moore: Las salidas están en función del
Departamento de Sistemas e Informática. Digital II - ECA. Representación de datos y aritmética básica en sistemas digitales.
Departamento de Sistemas e Informática Digital II - ECA Representación de datos y aritmética básica en sistemas digitales Rosa Corti 2015 Sistemas de Numeración: Alfabeto: Símbolos utilizados Base: Cantidad
ELECTRÓNICA DIGITAL. Ejercicios propuestos Tema 3
ELECTRÓNICA DIGITAL Ejercicios propuestos Tema Ejercicio. Convertir a binario natural, los siguientes números expresados en formato decimal. Puedes predecir a priori los bits que necesitarás para la representación
Pr. Dr. Xavier Bonnaire
Pr. Dr. Xavier Bonnaire Slide 1 Temario Introducción Registros Multiplexores Codificadores y Decodificadores Archivos de Registros Unidad Aritmética Memorias Slide 2 Introducción Componentes Digital Estructurados
TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES
TEMA 1 INTRODUCCIÓN A LOS SISTEMAS DIGITALES Exponer los conceptos básicos de los fundamentos de los Sistemas Digitales. Asimilar las diferencias básicas entre sistemas digitales y sistemas analógicos.
Lógica Computacional. Aritmética binaria
Lógica Computacional Aritmética binaria Aritmética binaria - Suma Para sumar dos (o más) números en sistema binario seguimos el mismo procedimiento que para sistema decimal, teniendo en cuenta que: 1 +
SOLUCIÓN TIPO TEST 1 Y 2 (CORRECTA 0,5 PUNTOS, ERRÓNEA, -0,25 PUNTOS) TIPO TEST 3 Y 4 (CORRECTA 1,0 PUNTO, ERRÓNEA, -0,5 PUNTOS)
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 16 JUNIO 2003 SOLUCIÓN TIPO TEST 1 Y 2 (CORRECTA 0,5 PUNTOS, ERRÓNEA, -0,25 PUNTOS) TIPO TEST 3 Y 4 (CORRECTA 1,0 PUNTO, ERRÓNEA, -0,5 PUNTOS)
PRACTICA 6: CIRCUITOS ARITMETICOS: SUMADORES Y RESTADORES.
PRACTICA 6: CIRCUITOS ARITMETICOS: SUMADORES Y RESTADORES. Sumadores básicos: Los sumadores son muy importantes no solamente en las computadoras, sino en muchos pos de sistemas digitales en los que se
Electrónica Digital. Capítulo 1: Circuitos Digitales. Circuitos combinacionales. (2/3)
Capítulo 1: Circuitos Digitales Circuitos combinacionales (2/3) Índice Introducción Circuitos combinacionales Multiplexores Demultiplexores Decodificadores No excitadores/excitadores Codificadores Con
ELO311 Estructuras de Computadores Digitales. Unidad Aritmética
ELO3 Estructuras de Computadores Digitales Unidad Aritmética Tomás Arredondo Vidal Este material está basado en: material de apoyo del texto de David Patterson, John Hennessy, "Computer Organization &
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 FEBRERO º A (Superior) 1º B (Sistemas) 1º C (Gestión) 1º D (Mixto)
TECNOLOGÍA DE COMPUTADORES / SISTEMAS DIGITALES EXAMEN FINAL. 3 FEBRERO 2003 1º A (Superior) 1º B (Sistemas) 1º C (Gestión) 1º D (Mixto) TIPO TEST 1ª (CORRECTA 0,6 PUNTOS, ERRÓNEA, -0,3 PUNTOS) TIPO TEST
LABELN-ELN Laboratorio Nº 5 Circuitos Lógicos Combinacionales
1 LABELN-ELN Laboratorio Nº 5 Circuitos Lógicos Combinacionales Objetivos Diseñar un circuito digital combinacional que permita realizar la suma de dos números binarios de 3 bits cada uno. Utilizar LEDs
Arquitecaura de Computadoras Tema 1 - Introducción a la Arquitectura de Computadoras
1121025 Arquitecaura de Computadoras - Introducción a la Arquitectura de Computadoras Eduardo Rodríguez Martínez Departamento de Electrónica División de Ciencias Básicas e Ingeniería Universidad Autónoma
CIRCUITOS ARITMÉTICOS. Tema 5: CIRCUITOS ARITMÉTICOS
Tema 5: CIRCUITOS ARITMÉTICOS Contenido: * Aritmética binaria. * Circuito semisumador. Sumador completo. * Operaciones con n bits. Sumador paralelo con arrastre serie. * Circuito sumador-restador. * Sumador
CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID
CIRCUITOS ELECTRÓNICOS DIGITALES ESCUELA POLITÉCNICA SUPERIOR UNIVERSIDAD AUTÓNOMA DE MADRID Guía de problemas: Aritmética de Computadores Parte 1: Operaciones básicas con lápiz y papel Problema 1: a)
4. SUMADORES EN BINARIO PURO (I)
TEMA 3: SISTEMAS ARITMÉTICOS Introducción y objetivos (3). Representación y codificación de la información (4-7) 2. Sistemas numéricos posicionales. Binario, hexadecimal, octal, y BCD. (8-33) 3. Números
Circuitos Electrónicos Digitales
Circuitos Electrónicos Digitales Universidad de Sevilla 2011-2012 Tema II Representación binaria Índice 1. Sistemas de numeración 2. Códigos binarios 3. Aritmética Binaria 4. Representación de números
Tema 3. 2 Sistemas Combinacionales
Tema 3. 2 Sistemas Combinacionales Índice Circuitos combinacionales: concepto, análisis y síntesis. Métodos de simplificación de funciones lógicas. Estructuras combinacionales básicas Multiplexores Demultiplexores
Estructura y Tecnología de Computadores II (Gestión y Sistemas)
Temario Estructura y Tecnología de Computadores II (Gestión y Sistemas) Contenido del temario El temario propuesto en la asignatura coíncide con los siguientes apartados del texto base teórico Estructura
Problemas propuestos. Construir un multiplexor de 5 entradas a) utilizando puertas lógicas. b) utilizando multiplexores de dos entradas.
Construir un multiplexor de 5 entradas a) utilizando puertas lógicas. b) utilizando multiplexores de dos entradas. Un circuito de desplazamiento en barril ( barrel-shifter ) mueve los datos de entrada
PRÁCTICAS DE CIRCUITOS LÓGICOS PRÁCTICA 8
PRÁCTICAS DE CIRCUITOS LÓGICOS PRÁCTICA 8 NOMBRE DE LA PRACTICA: Sumador y Restador. COMPETENCIA DE LA PRÁCTICA: El alumno comprobará el funcionamiento del diseño de un semisumador, un sumador completo,
Titulación: Grado en Ingeniería Informática Asignatura: Fundamentos de Computadores
Titulación: Grado en Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 1: Introducción Tema 2: Sistema binario de representación numérica Pablo Huerta Pellitero ÍNDICE Bibliografía.
Circuitos Aritméticos. Introducción a los Sistemas Lógicos y Digitales 2012
Circuitos Aritméticos Introducción a los Sistemas Lógicos y Digitales 2012 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 2012 Clasificación según función: Sumadores. Restadores. Multiplicadores.
Unidad Aritmético Lógica A.G.O. All Rights Reserved
Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved Introducción Operador aritmético y lógico (uno o varios). El Acumulador. Uno o varios registros temporales. Un banco de registros. Indicadores de
Sumador Ripple-Carry
Sumador Ripple-Carry Sumador de N bits conectando en cascada N circuitos sumadores completos (FA) conectando C o,k-1 a C i,k para k=1 a N- 1 y con C i,0 conectado a 0 Sumador Ripple-Carry El retardo del
Circuitos Aritméticos. ticos. Introducción n a los Sistemas Lógicos y Digitales 2009
Circuitos Aritméticos ticos Introducción n a los Sistemas Lógicos y Digitales 29 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 29 Clasificación según función: Sumadores. Restadores.
SUMADOR RESTADOR DE 3 BITS EN BINARIO NATURAL.
SUMADOR RESTADOR DE 3 BITS EN BINARIO NATURAL. Sabemos que a un de n bits, haciéndole un pequeño cambio, lo podemos convertir en y restador. Simplemente se complementan a los bits del sustraendo y además
Sistemas numéricos -aritmética- Taller de programación
Sistemas numéricos -aritmética- Taller de programación I semestre, 2016 Aritmética en sistemas numéricos Temas Precisión En computadoras todas las operaciones se dan entre números binarios con tamaño finito,
CIRCUITOS DIGITALES UNIVERSIDAD CATOLICA DE CUENCA EXT. CAÑAR CATEDRATICO: ING. CRISTIAN FLORES ALUMNO: TITO GUASCO FECHA:
CIRCUITOS DIGITALES 2011 UNIVERSIDAD CATOLICA DE CUENCA EXT. CAÑAR CATEDRATICO: ALUMNO: FECHA: ING. CRISTIAN FLORES TITO GUASCO 11-10-2011 2 CIRCUITOS DIGITALES TEMA: COMPUERTAS LOGICAS Las computadoras
Sistemas Combinacionales
Sistemas Combinacionales Tipos de Sistemas Digitales Puertas Lógicas Bloques Combinacionales Multiplexores Decodificadores/demultiplexores Decodificadores BCD a 7 segmentos Codificadores Comparadores Sumadores