Circuitos Aritméticos. ticos. Introducción n a los Sistemas Lógicos y Digitales 2009

Transcripción

1 Circuitos Aritméticos ticos Introducción n a los Sistemas Lógicos y Digitales 29 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 29

2 Clasificación según función: Sumadores. Restadores. Multiplicadores. Divisores. Clasificación según formato: Paralelo: Mas complejo con mayor consumo de hardware pero generalmente muy rápido al procesar parcialmente funciones en forma simultánea. Serie: Mas simple, con mejor optimización de recursos de hardware pero lento con latencias que dependen de la extensión de bits a procesar. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

3 Sumador Ripple-carry Look-ahead carry Carry-save Carry-select Sumador generalizado A[(N-)..] i B[(N-)..] C S[(N-)..] C n+ El tipo de sumador de n bits a elegir depende de la forma en que se procesa el acarreo (carry) de un bit hacia la otra posición mas significativa (de [i] a [i+]). Existen para la selección situaciones de compromiso (trade-off) entre simplicidad circuital, velocidad de respuesta, consumo de energía y disponibilidad estructural (en el caso de circuitos lógicos programables). Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

4 Sumador Ripple-carry (sin signo) Es la topología mas simple pero que posee la menor velocidad de respuesta ya que el bit de suma en cada posición de bit depende de los carry anteriores por lo que se genera un efecto de retardo acumulativo que será mayor cuanto mayor sea la cantidad de bits que tenga el sumador. Para solucionar esto, existen estructuras alternativas como las de look-ahead carry, carry-save, etc. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

5 Sumador Ripple-carry (sin signo) SEMI-SUMADOR DE UN BIT (HALF-ADDER) Tabla de verdad A B C S Si = Ai Bi A i B i + ; Ci = Ai Bi S i C i+ Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

6 Sumador Ripple-carry (sin signo) Tabla de verdad SUMADOR COMPLETO DE UN BIT (FULL-ADDER) A i B i + C i S i C i+ C i A i B i S i C i+ Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

7 Sumador Ripple-carry (sin signo) SUMADOR COMPLETO (FULL-ADDER) DE UN BIT C i C AB AB AB AB AB 3 2 C i S i = A B C i ó S i = /A B /C i + A /B /C i + /A /B C i + A B C i AB AB AB AB C i C AB 3 2 C i C i+ = A B +A C i + B C i Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

8 Sumador Ripple-carry (sin signo) SUMADOR COMPLETO (FULL-ADDER) Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

9 Sumador Ripple-carry (sin signo) SUMADOR COMPLETO (FULL-ADDER) Otra posibilidad de síntesis de S i NOTA: Por comodidad no se dibujaron los negadores a las entradas. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

10 Sumador Ripple-carry (sin signo) SUMADOR DE N BITS A N- B N- A N-2 B N-2 A B A B Full Adder C N- Full Adder C N-2.. Full Adder C Half Adder C N- S N- C N- S N-2 C 2 S C S Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

11 Sumador Ripple-carry (sin signo) VELOCIDAD DE RESPUESTA SUMADOR COMPLETO (FULL-ADDER) 2τ 2τ Si tarda 2 S i tarda 4τ en responder τ C i+ tarda 2τ en responder τ τ τ τ = tiempo de retardo Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

12 Sumador Ripple-carry (sin signo) SUMADOR DE N BITS VELOCIDAD DE RESPUESTA A N- B N- A N-2 B N-2 A B A B Full Adder C N- Full Adder C N-2.. Full Adder C Half Adder C N- S N- t pd (C i ) = (2i)τ C N- S N-2 t pd (S i ) = t pd (C i ) + 2τ C 2 S C S Sergio Noriega Introducción a los Sistemas Lógicos y Digitales τ 6τ 2τ Para N=8 t pd (C i ) = 2Nτ = 6τ t pd (S i ) = (2+2N)τ = 8τ 4τ

13 Sumador Ripple-carry (sin signo) SUMADOR DE N BITS VELOCIDAD DE RESPUESTA Ventajas: La estructura es simple y repetible tantas veces como el número de bits que tenga el sumador. Desventajas: Se observa como el retardo crece cuanto mayor cantidad de bits tenga el sumador. La peor condición es cuando debe cambiar la salida del bit mas significativo. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

14 Sumador Look-ahead carry (sin signo) Esta estructura se basa en generar una lógica que trate de predecir el carry para la próxima etapa. De esta manera se gana en velocidad. Se definen dos funciones denominadas generate G y propagate P tal que en una etapa genérica i responden a: G i = A i B i Indica cuando hay un C i+ independiente de C i P i = A i B i Indica cuando hay dependencia con C i Un sumador de un bit basado en esta estructura responde a: Si = A i B i C i = P i C i C i+ = A i B i + C i (A i B i ) = G i + P i C i Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

15 Sumador Look-ahead carry (sin signo) SUMADOR COMPLETO DE BIT En función de lo anterior se puede construir una etapa genérica: 2τ 2τ τ Nota:Por compatibilidad con algunos textos se considerará aquí que una compuerta XOR tiene el doble de retardo que una compuerta básica (AND u OR). Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

16 Sumador Look-ahead carry (sin signo) SUMADOR COMPLETO DE 4 BIT C = G + P C C2 = G + P C = G + P G + P P C C3 = G2 + P2 C2 = G2 + P2 G + P2 P G + P2 P P C C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G + P3 P2 P G + P3 P2 P P C Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

17 Sumador Look-ahead carry (sin signo) SUMADOR COMPLETO DE 4 BIT t pd (C,C 2,C 3, C 4 ) = 4τ t pd (S ) = 4τ tpd(s,s 2,S 3 ) = 6τ Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

18 Sumador Look-ahead-carry (sin signo) SUMADOR DE 4 BITS VELOCIDAD DE RESPUESTA Ventajas: La estructura basada el la predicción del carry permite disminuir los tiempos de retardo. Desventajas: A medida que crece el número de bits a implementar, la lógica de generación de carry se hace mas compleja necesitando de mayor número de compuertas. Para evitar esto y no perder la ventaja de la velocidad de respuesta se puede implementar por ejemplo grupos de 4 bits interconectados en cascada (ripple-carry). Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

19 Sumador Look-ahead-carry de 4BITS EJEMPLO:74HC283 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

20 Sumador Look-ahead-carry de 4BITS EJEMPLO:74HC283 De las hojas de datos de este sumador: Retardo desde Cin a S = 52 ns Retardo desde Cin a S2 = 58 ns Retardo desde Cin a S3 = 63 ns Retardo desde Cin a S = 74 ns Retardo desde Ai ó Bi a Si = 74 ns. Retardo desde Ai ó Bi a Cout = 63 ns. Retardo desde Cin a Cout = 63 ns. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

21 Sumador Carry-Select de 8 bits Esta estructura se basa en la división de un sumador de N bits en dos partes: La que contiene los bits menos significativos constituído por un FA y la que contiene los bits mas significativos formado por 2 FA y dos MUX s: uno de 2: simple y otro de 2: de N/2 bits. A H B H A H B H A L B L FA(N/2) C in FA2(N/2) C in FA3(N/2) C out C out 2xMUX 2: C out S H S L sel C out (N/2) Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

22 Sumador Carry-Select de 8 bits Para la suma A L + B L se emplea el sumador FA3. Dependiendo del valor de Carry final de FA3, se presenta en la salida S H el resultado de la suma (A H + B H ) del FA ó FA2A. Si Carry out(n/2) es S H proviene de FA2 y viceversa. De esta manera, se puede reducir a casi la mitad el tiempo de retardo respecto a un ripple-carry a expensas de mayor complejidad en el diseño. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

23 Sumador Carry-Save Sirve en general para realizar operaciones de suma cuando se necesitan mas de dos operandos. Además presenta una mejora en la velocidad de respuesta respecto del Ripple-Carry. La metodología es la sumar los operandos por un lado sin considerar los carry; sumar sólo los carry por el otro y por último realizar esas dos sumas parciales para obtener el resultado correcto de la suma. Existen multiplicadores basados en sumas carry-save. EJEMPLO: Suma de A+B+C, donde: A=;B=;Z= A = (9 ) B = (25 ) C = ( ) s:= s:= c:= - S = (55 ) A = B = C = c:= - Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

24 Sumador Carry-Save de un bit de 3 operandos A B A B C C in C FA out CSA S FA: Full Adder C out S Hasta aquí sólo reordenamos un FA normal FA: Full Adder CSA: Carry-Save Adder Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

25 Sumador Carry-Save de 5 bits de 3 operandos A 4 B 4 C 4 A 3 B 3 C 3 A 2 B 2 C 2 A B C A B C CSA CSA CSA CSA CSA C out5 S 4 C out4 S 3 C out3 S 2 C out2 S C out S SE PUEDE APRECIAR QUE TIENE MENOS CADENA DE RETARDOS QUE UN RIPPLE-CARRY HA HA HA HA Sum 5 Sum 4 Sum 3 Sum 2 Sum Sum HA: Half Adder Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

26 Restador Ripple-carry (sin signo) SEMI-RESTADOR DE UN BIT (HALF-SUBTRACTER) Tabla de verdad A B S C S = A - B Si = Ai Bi A i B i - ; Ci = /Ai Bi S i C i+ C se denomina borrow préstamo. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

27 Restador Ripple-carry (sin signo) Tabla de verdad RESTADOR COMPLETO DE UN BIT (FULL-SUBTRACTER) A i B i - C i S i C i+ A i B i C i S i C i+ Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

28 Restador en CA2 basado en Sumador FA Para realizar (A B) en Ca2 podemos plantear: S = A-B = A + 2 n - B = A B CA + = A + (/B) + A[] B[] INV Inversores Cout C out FA C in S[] FA: Full Adder Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

29 Multiplicadores por número potencia de 2 (sin signo) Desplazamientos de bits a izquierda son equivalentes a multiplicar por números en potencia de 2. Dado: A = = 23 desplazando un lugar: B = = 46 desplazando 2 lugares: C = = 92 desplazando 3 lugares: D = = 84 Desplazamientos de bits a derecha son equivalentes a dividir por números en potencia de 2. Dado: A = = 44 desplazando un lugar: B = = 72 desplazando 2 lugares: C = = 36 desplazando 3 lugares: D = = 8 Solución: Empleo de registros de desplazamiento ó circuitos basados en barrel-shifters. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

30 Multiplicadores sin signo (algoritmo convencional) Producto parcial Producto parcial 2 Producto parcial 3 Producto parcial 4 x Las operación de multiplicación se reduce en una serie de operaciones AND entre el multiplicando y cada bit del multiplicador considerando el peso de cada operación a través de desplazamiento a izquierda. Luego se realizan las las sumas de los productos parciales obtenidos. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

31 Multiplicadores sin signo (algoritmo convencional) RIPPLE CARRY Notación:, X Y,3,2 HA c s,3,,2, FA c s FA c s, HA c s, 2,3 2,2 2, 2, FA c s FA c s FA c s HA c s 3,3 3,2 3, 3, FA c s FA c s FA c s HA c s P7 P6 P5 P4 P3 P2 P[7..] = X[3..] Y[3..] P P Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

32 Multiplicadores sin signo (algoritmo de Booth) Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

33 Multiplicadores sin signo (algoritmo de Booth) El ejemplo ilustra un multiplicador X[3..] Y[3..] (4 x 4 bits) Se realizan dos multiplicaciones parciales (PPA y PPB) empeando sumadores, compuertas AND y MUXs. Y[..] e Y[3..2] manejan por separado un MUX. La ventaja de este diseño es que en las FPGA los MUX son un recurso muy común lo que hace un circuito mas compacto además de velocidad razonable. NOTA DE APLICACIÓN: Implementing multipliers with Actel FPGAs de ACTEL Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

34 Multiplicadores sin signo (dato por una constante) N Barrel-shifter mn Puede multiplicar ó dividir por m donde m=2 n, siendo n un número entero (+) ó (-) que representa las veces que se desplaza el dato N. Barrel-shifter mn sumador de N bits N m=2,4,8,6,etc. + mn+n = (m+)n Ejemplo: m=2 se tiene 3xN Cómo se puede hacer: 9/8N..??? Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

35 Multiplicadores sin signo (dato por una constante) A << <<3 b a + Sumador (a+b) A Restador (a-b) A << <<4 b a - 4 A <<: Desplazamiento aritmético hacia izquierda una posición (x2) <<3: Desplazamiento aritmético hacia izquierda 3 posiciones (x8) <<4: Desplazamiento aritmético hacia izquierda 4 posiciones (x6) Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

36 Multiplicadores de Productos Parciales (usado por Xilinx) Desplazador aritmético a izquierda una posición + 3 MUX 4: con ancho de N bits << 2 A (N bits) B RESULTADO A 2A 3A B (2 bits) Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

37 Unidad Aritmético-Lógica EJEMPLO: SN74AS8 Circuito que puede realizar funciones lógicas ó aritméticas de 4 bits según entrada de selección M. Los operandos de entrada lógicos son A y B y el de salida F. Se agregan el carry de entrada C n y de salida C n+4 para operaciones como números. Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

38 Unidad Aritmético-Lógica EJEMPLO: SN74AS8 Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

39 Procesamiento serie Sumador sin signo A3A2AA S3S2SS CLK RD A i + S i RD D /SD RD B i C i C i+ CLK FF D Q /Q B3B2BB /INIT /CD Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

40 Complementador de números en formato Ca2 A3A2AA Procesamiento serie D CLK FF D /SD Q /Q RD /CD CLK D /SD Luego de resetear los FFs se ingresan los bits desde el LSB hasta el MSB. Hasta que se detecte un, la salida copia el dato y a partir de allí, invierte todos los que sigan. /INIT CLK FF D /CD Q /Q Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28

41 Bibliografía: Libros: Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall. Diseño Digital. M. Morris Mano. Ed. Prentice Hall. 3ra edición. Diseño de Sistemas Digitales. John Vyemura. Ed. Thomson. Diseño Lógico. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill. Digital Design:Principles & Practices. John Wakerly. Ed. Prentice Hall. Diseño Digital. Alan Marcovitz. Ed. McGraw-Hill. Electrónica Digital. James Bignell, R. Donovan. Ed. CECSA. Técnicas Digitales con Circuitos Integrados. M. Ginzburg. Fundamentos de Diseño Lógico y Computadoras. M. Mano, C. Kime. Ed. Prentice Hall. Teoría de conmutación y Diseño lógico. F. Hill, G. Peterson. Ed. Limusa Sergio Noriega Introducción a los Sistemas Lógicos y Digitales - 28