Unidad Aritmético Lógica A.G.O. All Rights Reserved

Transcripción

2 Introducción Operador aritmético y lógico (uno o varios). El Acumulador. Uno o varios registros temporales. Un banco de registros. Indicadores de resultado: Acarreo (C) Negativo (N) Desbordamiento (O) Cero (Z) B C A memoria TEMP D E OPE ALU Z C O Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 2

3 Operaciones lógicas Fáciles de implementar Correspondencia directa con Hardware. Puertas lógicas AND, OR, OR-EXCLUSIVA, INVERSORES,... A B e e1 Resultado e2 Operación Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 3

5 Unidad Lógica library IEEE; use IEEE.STD_LOGIC_1164.ALL; (generic n:integer:=8); entity unidad_logica is Port ( a : in std_logic_vector(n-1 downto ); b : in std_logic_vector(n-1 downto ); ope : in std_logic_vector(3 downto ); y : out std_logic_vector(n-1 downto )); end unidad_logica; architecture comporta of unidad_logica is begin PROCESS(a, b, ope) begin CASE ope(2 DOWNTO ) IS -- puede ser cualquier bit WHEN " => y <= NOT a; WHEN 1" => y <= NOT b; WHEN 1" => y <= a AND b; WHEN 11" => y <=a OR b; WHEN 1" => y <=a NAND b; WHEN 11" => y <=a NOR b; WHEN 11" => y <=a XOR b; WHEN OTHERS => y <= NOT (a XOR b); END CASE; end process; end comporta; Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 5

7 Operaciones de desplazamiento Consisten en trasladar los bits de una palabra hacia la izquierda o derecha. Si llamamos O al operando origen, de n bits (o n-1 o 2 o 1 o ) y D al operando destino, de n bits, (d n-1 d 2 d 1 d ) d i+k = o i para i=,1, n-1 Donde k, indica el número de desplazamientos y el signo el sentido de los mismos: izquierda el signo es más (+) derecha el signo es menos (-) La cantidad de desplazamientos depende de la complejidad de las máquinas, las más sencilla admiten k=1 y k=-1. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 7

8 Operaciones de desplazamiento La complejidad es elevada. Las señales de control son las mismas para cada bit. Las puertas pueden sustituirse por multiplexores Dependiendo de cómo se traten los extremos, se obtienen tres tipos de desplazamientos: Lógicos Circulares Aritméticos o 7 o 6 o 5 o 4 o 3 o 2 o 1 o d 7 d 6 d 5 d 4 d 3 d 2 d 1 d Señales de control k= -2 k= -1 k=+ k=+1 k=+2 Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 8

9 Operaciones de desplazamiento o 7 o 6 o 5 o 4 o 3 o 2 o 1 o k expresado en C MULTIPLEXOR 2 1 c c 1 c 2 Señales de control k=+2 k=+1 k=+ k= -1 k= -2 d 7 d 6 d 5 d 4 d 3 d 2 d 1 d Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 9

10 Desplazamientos lógicos Los valores extremos se completan con ceros, aunque se pueden plantear desplazamientos lógicos con inclusión de unos en lugar de ceros o 15 o 14 o 13 o 12 o 11 o 1 o 9 o 8 o 7 o 6 o 5 o 4 o 3 o 2 o 1 o Estos bits se pierden d 15 d 14 d 13 d 12 d 11 d 1 d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d 1 d K=4 Habitualmente, el origen y destino es la misma palabra. Desplazamiento lógico a la derecha Desplazamiento lógico a la izquierda Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 1

11 Operaciones de desplazamiento library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity shifter is GENERIC (N: INTEGER:=8); Port ( ENTRADA : in std_logic_vector(n-1 downto ); SALIDA : out std_logic_vector(n-1 downto ); shift : in std_logic); end shifter; architecture rtl of shifter is begin process (ENTRADA, shift ) begin if (shift ='') then SALIDA <= ENTRADA; else SALIDA()<=''; for i in 1 to ENTRADA'high loop SALIDA(i) <= ENTRADA(i-1); end loop; end if; end process; end rtl; Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 11

13 Operaciones de desplazamiento library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity shifter2 is Port ( inp : in std_logic_vector(7 downto ); shift : in std_logic_vector(2 downto ); outp : out std_logic_vector(7 downto )); end shifter2; architecture Behavioral of shifter2 is begin PROCESS (inp, shift) VARIABLE temp1: STD_LOGIC_VECTOR (7 DOWNTO ); VARIABLE temp2: STD_LOGIC_VECTOR (7 DOWNTO ); BEGIN st shifter IF (shift()='') THEN temp1 := inp; ELSE temp1() := ''; FOR i IN 1 TO inp'high LOOP temp1(i) := inp(i-1); END LOOP; END IF; Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 13

14 Operaciones de desplazamiento nd shifter IF (shift(1)='') THEN temp2 := temp1; ELSE FOR i IN TO 1 LOOP temp2(i) := ''; END LOOP; FOR i IN 2 TO inp'high LOOP temp2(i) := temp1(i-2); END LOOP; END IF; rd shifter IF (shift(2)='') THEN outp <= temp2; ELSE FOR i IN TO 3 LOOP outp(i) <= ''; END LOOP; FOR i IN 4 TO inp'high LOOP outp(i) <= temp2(i-4); END LOOP; END IF; END PROCESS; end Behavioral; Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 14

16 Desplazamientos circulares Los bits del origen que sobran por un lado, se insertan en el destino por el otro, matemáticamente: o i = d (n+i+k)mod n para i=1,2, n-1 o 15 o 14 o 13 o 12 o 11 o 1 o 9 o 8 o 7 o 6 o 5 o 4 o 3 o 2 o 1 o K=4 d 15 o 14 d 13 d 12 d 11 d 1 d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d 1 d Desplazamiento circular a la derecha Desplazamiento circular a la izquierda Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 16

17 Operaciones aritméticas: Suma y resta La suma se utiliza como operación primitiva para procesar muchas funciones aritméticas, por lo tanto merece una atención particular. El algoritmo clásico de lápiz y papel implica un procesado secuencial de los acarreos, cada uno de ellos depende de los que le preceden. El tiempo de procesado, por lo tanto, depende del número n de dígitos del operando. Para minimizar el tiempo de procesado, vamos a ver varios métodos. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 17

18 Suma de números naturales Algoritmo básico: Considerando la base de representación B de dos números de n dígitos x y = = x y n 1 n 1 B B n 1 n x n 2 y n 2 B B n 2 n x y B B z = x + y + c in la suma procesa n+1 dígitos Algoritmo 1 lápiz y papel c()=c_in for i in to n-1 loop if x(i)+y(i)+c(i)>b-1 then c(i+1):=1; else c(i+1):=; end if; z(i):=(x(i)+y(i)+c(i)) mod B; end loop; z(n):=c(n) Como c(i+1) es una función de c(i) el tiempo de ejecución del algoritmo 1, es proporcional a n Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 18

19 Sumador con propagación de acarreo La estructura para sumar dos números de n bits es colocar en cascada n sumadores completos. El acarreo se propaga de una etapa a la siguiente: Sumador con Propagación de Acarreo (Carry Propagated Adder) y(n-1) x(n-1) y(1) x(1) y() x() FA c(n-1) c(2) FA c(1) FA c() z(n) z(n-1) z(1) z() Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 19

21 Sumador con propagación de acarreo Si llamamos C FA y T FA al coste y tiempo computacional de un FA (sumador completo), para un sumador de n bits tendremos: C sumador_básico (n) = n C FA T sumador_básico (n) = n T FA El comportamiento del sumador de acarreo propagado será: c()=c_in for i in to n-1 generate c(i+1)=x(i) y(i) + x(i) c(i) + y(i) c(i) z(i) =x(i) xor y(i) xor c(i) end generate; z(n):=c(n) Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 21

22 Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 22 Sumador con anticipación de acarreo Carry Chain Adder (CCA) Se puede acelerar el proceso de suma si se tiene en cuenta que se puede obtener acarreo de acuerdo a dos condiciones Señal generadora de acarreo : Señal propagadora de acarreo: El acarreo de la etapa i: Si particularizamos para 4 bits: i i i b a G + = i i i b a P = = i i i i C P G C C P G C C P G C C P G C C P G C + = + = + = + =

23 Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 23 Desarrollando las expresiones y poniéndolas en función de C-1: Todos los acarreos dependen de ai y bi. Estas expresiones se resuelven como suma de productos. Tres niveles de puertas lógicas para obtener cada uno de los acarreos C P P P P G P P P G P P G P G C C P P P G P P G P G C C P P G P G C C P G C = = + + = + = Sumador con anticipación de acarreo Carry Chain Adder (CCA)

24 Sumador con anticipación de acarreo Carry Chain Adder (CCA) Por lo tanto el acarreo siguiente se puede calcular como if p[x(i),y(i)]=1 then c(i+1):=c(i); else c(i+1):=g[x(i),y(i)]; end if; Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 24

25 Sumador con anticipación de acarreo Carry Chain Adder (CCA) -- cálculo de generación y propagación for i in to n-1 loop g(i):= g[x(i),y(i)]; p(i):= p[x(i),y(i)]; end loop; -- cálculo del acarreo c()=c_in for i in to n-1 loop if p(i)=1 then c(i+1):=c(i); else c(i+1):=g(i); end if; end loop; -- cálculo de la suma for i in to n-1 loop z(i):=(x(i)+y(i)+c(i)) mod B; end loop; z(n):=c(n) Algoritmo 2 acarreo anticipado Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 25

26 Sumador con anticipación de acarreo Carry Chain Adder (CCA) y(n-1) x(n-1) y(n-2) x(n-2) y(1) x(1) y() x() G-P G-P G-P G-P p(n-1) g(n-1) p(n-2) g(n-2) p(1) g(1) p() g() carry chain c(n-1) carry chain c(n-2) carry chain c(1) carry chain c() y(n-1) x(n-1) y(n-2) x(n-2) y(1) x(1) y() x() FA FA FA FA z(n) z(n-1) z(n-2) z(1) z() Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 26

27 Sumador con anticipación de acarreo Carry Chain Adder (CCA) El bloque carry chain calcula el acarreo siguiente, es decir, if p(i)=1 then c(i+1)= c(i); else c(i+1)= g(i); end if; g(i) c(i) 1 c(i+1) p(i) Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 27

28 Ejercicio propuesto 1. Modelar en VHDL utilizando COMPONENT una ALU que cumple las siguientes especificaciones: Ope Operación Función Resultado <= A Transparente a A 1 Resultado <= A +1 Incrementa A 1 Resultado <= A -1 Decrementa A A B 11 Resultado <= B Transparente a B 1 Resultado <= B+1 Incrementa B 11 Resultado <= B-1 Decrementa B 11 Resultado <= A B Resta Cin 111 Resultado <= A +B +Cin Suma A y B y el Cin 1 Resultado <= NOT A C1(A) Cout ALU ope 11 Resultado <= NOT B C1(B) 11 Resultado <= A AND B AND 11 Resultado <= A OR B OR 11 Resultado <= A NAND B NAND 111 Resultado <= A NOR B NOR 111 Resultado <= A XOR B XOR 1111 Resultado <= A XNOR B XNOR resultado Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 28

29 La multiplicación Algoritmo de suma y desplazamiento Si multiplicando de n bits y multiplicador de m bits, entonces el producto tendrá una longitud de n+m bits. Multiplicación binaria: sencilla ya que hay que multiplicar por 1 o por. Multiplicando Multiplicador Producto Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 29

30 Multiplicación binaria sin signo Repetir n veces Fin repetir Si el bit del registro producto=1 entonces Sumar el multiplicando a la mitad izquierda del producto y colocar el resultado en la mitad izquierda del producto. Fin entonces Desplazar 1 bit a la derecha el registro producto Versión final Multiplicando n bits ALU Suma Despl. derecha C Producto Multiplicador 2n bits Escribir Control Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 3

31 Multiplicación binaria sin signo 1 1 Multiplicando 1(d valores iniciales ALU Suma Despl. derecha Producto 1 1 Multiplicador 5(d Escribir Control Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 31

39 Multiplicación binaria con signo Supongamos números expresados en Ca2 A = 11 y B = 11 Apliquemos algoritmo de sumas y desplazamientos 1 1 x x Versión errónea Versión correcta Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 39

40 Algoritmo de Booth Supongamos Multiplicando = 2 y Multiplicador = 7 (en binario 1 x 111) Booth expresó 7 = 8-1 y sustituyo el multiplicador por esta descomposición: 111 = 1-1 = Multiplicando x +1-1 Multiplicador según A. Booth Restamos el multiplciadndo 2 despl. (2 ceros en el multiplicador) 1 Sumamos el multiplicando Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 4

41 Algoritmo de Booth Bit actual Bit a la izquierda Sustitución (no hay transición) 1-1 (transición hacia negativoo) 1 +1 (transición hacia positivo) 1 1 (no hay transición) Ejemplo: Multiplicando = y Multiplicador = Recodificación del multiplicador según Booth = x Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 41

42 Algoritmo de Booth Inicialmente q -1 = Repetir n veces Si q = 1 y q -1 = entonces Producto h = producto h - Multiplicando Si q = y q -1 =1 entonces Producto h = Producto h + Multiplicando Desplazamiento aritmético a la derecha de Producto y q -1 Fin repetir. Multiplicando n bits ALU Suma/Resta Despl. derecha Producto Multiplicador q q -1 Control 2n bits Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 42

43 La división La división la podemos expresar como: Dividendo = Cociente x Divisor + Resto El resto es más pequeño que el divisor. Hay que reservar el doble de espacio para el dividendo. Supondemos operandos positivos. Dividendo Divisor Cociente Resto Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 43

44 Algoritmo con restauración Repetir n veces Desplazar el Dividendo a la izquierda Dividendo h = Dividendo h - Divisor Si Dividendo h < entonces (no cabe) Sino Fin Si Fin Repetir q = Dividendo h = Dividendo h + Divisor (restaurar) q =1 Divisor n bits ALU Suma/Resta Despl. izquierda Dividendo Cociente Resto 2n bits q Control Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 44

45 Algoritmo con restauración Dividendo Divisor Acción Iteración Valores iniciales 11 11_ 11 Desplazar un bit a izquierda _ 11 Restar Dividendo h > q = _ 11 Desplazar un bit a izquierda _ 11 Dividendo h - Divisor (Restar) Dividendo h > q = _ 11 Desplazar un bit a izquierda _ 11 Dividendo h - Divisor (Restar) Dividendo h <= q = Dividendo h + Divisor (Restaurar) _ 11 Desplazar un bit a izquierda _ 11 Dividendo h - Divisor (Restar) Dividendo h > q = 1 4 Resto Cociente Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 45

46 Algoritmo sin restauración Dividendo h = Dividendo h - Divisor Repetir n veces Si Dividendo h < entonces Desplazar el Dividendo a la izquierda Dividendo h = Dividendo h + Divisor Sino Desplazar el Dividendo a la izquierda Dividendo h = Dividendo h - Divisor Fin Si Si Dividendo h < entonces q = Sino q =1 Fin Si Fin Repetir ALU Divisor n bits Suma/Resta Despl. izquierda Dividendo Cociente Resto 2n bits q Control Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 46

47 Algoritmo sin restauración Dividendo Divisor Acción Iteración Valores iniciales Dividendo h - Divisor _ 1 Dividendo h < Desplazar Izda _ 1 Dividendo h + Divisor Dividendo h < q = _ 1 Dividendo h < Desplazar Izda _ 1 Dividendo h + Divisor Dividendo h < q = _ 1 Dividendo h < Desplazar Izda 3 1 1_ 1 Dividendo h + Divisor Dividendo h >= q = _ 1 Dividendo h > Desplazar Izda 4 1 1_ 1 Dividendo h - Divisor Dividendo h > q = 1 4 Resto Cociente Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 47

48 Conclusiones Sumadores Problemática temporal de los Sumadores con Propagación de Acarreo (CPA), especialmente si n elevado. Los Sumadores con anticipación de acarreo (CLA) mejoran el tiempo de respuesta de los sumadores. Multiplicación Problemática de la multiplicación de números con signo. El algoritmo de Booth permite multiplicar números en Ca2 y en algunos casos reduce el números de operaciones si aparecen cadenas de 1 s o s en el multiplicador. La División Algoritmo para la división con restauración para números positivos. Si números negativos, entonces tratamiento previo del signo, y en función de éste se obtiene el signo del resultado. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 48

49 Coma flotante Representación para números fraccionarios Coma fija 1234,567 Logarítmica log 123,456 = 2, Coma flotante 1, x 1 3 Otras Ventajas de estandarizar una representación determinada Posibilidad de disponer de bibliotecas de rutinas aritméticas Técnicas de implementación en hardware de alto rendimiento Construcción de aceleradores aritméticos estándar, etc. En la actualidad la industria de los computadores está convergiendo hacia el formato del estándar del IEEE. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 49

50 Estándar IEEE 754 para coma flotante Formatos Simple precisión (32 bits) 1 bit 8 bits 23 bits signo exponente mantisa Doble precisión (64 bits) 1 bit 11 bits 52 bits signo exponente mantisa Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 5

51 Estándar IEEE 754 para coma flotante Base del exponente 2 Exponente representado en exceso 2 q-1-1 Exceso a 127 en simple precisión Exceso a 123 en doble precisión Mantisa en valor absoluto; fraccionaria y normalizada con un uno implícito a la izquierda de la coma decimal. Mantisa de la forma 1,XXXXXX El primer uno nunca estará representado Valores posibles entre 1,... y 1, S es el signo de la mantisa Números (-1) S x 1,M x 2 E-127 simple precisión (-1) S x 1,M x 2 E-123 doble precisión Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 51

52 Estándar IEEE 754 para coma flotante Casos especiales E M Valores 2 q-1-1 NaN (no un Número) 2 q y - según el signo de S Cero Números desnormalizados NaN resultado de operaciones tales como /, El valor cero tiene dos representaciones + y. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 52

53 Estándar IEEE 754 para coma flotante Formato desnormalizado,m x simple precisión,m x doble precisión -1, x ,...1 x ± 1,...1 x , x Sin números desnormalizados -, x ,...1 x 2 126,...1 x 2 126, x , x ,... x ± 1,...1 x , x Con números desnormalizados Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 53

54 Operaciones en coma flotante Operaciones aditivas Reglas de Suma/Resta 1. Seleccionar el número de menor exponente y desplazar su mantisa hacia la derecha tantas posiciones como la diferencia de los exponentes en valor absoluto. 2. Igualar el exponente del resultado al exponente mayor. 3. Operar las mantisas (según operación seleccionada y signos de ambos números) y obtener el resultado en signo y valor absoluto. 4. Normalizar el resultado y redondear la mantisa al número de bits apropiado. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 54

55 Circuito Sumador/Restador S A E A M A S B E B M B signo Restador Magnitud 1 1 Desplazador Derecha 1 CONTROL Incr./Decr. Sumar/restar signo Sumador/ Restador Magnitud Desplazador Izq./Dcha ADICIÓN/ SUSTRACCIÓN Redondeo S R E R M R Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 55

56 Multiplicación y división Reglas de Multiplicación 1. Sumar los exponentes y restar el exceso para obtener el exponente del resultado 2. Multiplicar las mantisas para determinar la mantisa del resultado 3. Procesar los signos 4. Normaliza y redondear si es necesario Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 56

57 Multiplicación y división Reglas de División 1. Restar los exponentes y sumar el exceso para obtener el exponente resultado 2. Dividir las mantisas para determinar la mantisa del resultado. 3. Procesar los signos. 4. Normalizar y redondear si es necesario. Procesamiento de los signos S A S B S R S R = S A S B Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 57

58 Circuito Multiplicador /Divisor S A E A M A S B E B M B Sumador/ Restador Sumar/ restar Sumar/ restar EXCESO Sumador/ Restador 1 1 CONTROL Multiplicar/dividir Multiplicador /Divisor Magnitud Incr./Decr. Desplazador Izq./Dcha Redondeo MULTIPLICACIÓN /DIVISIÓN S R E R M R Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 58

59 Redondeo Las técnicas de redondeo consisten en limitar el número de bits al disponible en el sistema de representación utilizado. Dada una cantidad C, y un sistema de representación que permite representar los valores V, V 1, V r. El redondeo consiste en asignar a C una representación R que se le aproxime. Si V i-1 < C < V i el redondeo consiste en asignar V i-1 o V i como representación R de la cantidad C El error absoluto se define como: ε = R - C La resolución se define como: = V i V i-1 Técnicas de redondeo Truncamiento Redondeo propiamente dicho Bit menos significativo forzado a uno Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 59

60 Truncamiento Elimina los bits a la derecha que no caben en la representación. Es facil de implementar. El error del resultado es siempre por defecto. El error puede crecer rápidamente Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 6

61 Redondeo al más próximo Toma el valor más próximo al que se quiere representar Si V i-1 C < V i C entonces si no R V i-1 R V i Ejemplo: representación con 8 bits de punto implícito C =,11 1, V i-1 =,11,375 V i =,111, V i-1 C =, V i C =,39625 R=,11 Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 61

62 Bit menos significativo forzado a uno Consiste en truncar y forzar el bit menos significativo a uno Es muy rápido, tanto como el truncamiento Sus errores son tanto por defecto como por exceso. Unidad Aritmético Lógica 28 A.G.O. All Rights Reserved 62