Números con y sin signo Suma y resta Operaciones Lógicas Construyendo una ALU Multiplicación División Punto Flotante

Transcripción

1 /3/22 rquitectura de Computadoras Primavera 22 Números con sin signo Suma resta Operaciones Lógicas Construendo una LU Multiplicación División Punto Flotante 2 Los números son representados en base 2 Cada digito de un número binario es llamado bit Los números sin signo son representados de la siguiente manera: Y Ejemplo: El número binario 2 es la representación de: MS it Mas Significativo LS it Menos Significativo Palabras de 32-bits pueden representar 2 32 diferentes patrones, por lo cual estas combinaciones representan los números de a = = = = La representación que es fácilmente implementada en hardware es el Complemento a 2 s El complemento a 2 s se obtiene de

2 /3/22 Ejemplo: obtener la representación de -2 2 La representación en complemento a 2 s se realiza invirtiendo todos los bits sumando uno 7 Etensión de Signo En ocasiones se requiere operar con números de diferentes longitudes Por ejemplo: se desea sumar un número de 6 bits con un número de 8 bits. Para operarlos se requiere realizar la etensión de signo del operando mas pequeño Ejemplo: 8 Los números headecimales se representan con 6 dígitos que se muestran a continuación Headecimal inario Headecimal inario 8 9 C D E F Un número binario se puede convertir a headecimal de la siguiente forma 6 F 9 Un número headecimal se puede convertir a binario de la siguiente forma E C 7 2 En la suma, los dígitos (bits) son sumados de derecha a izquierda, con acarreos pasados al siguiente digito de la izquierda. Los bits se suma siguiendo estas reglas Las mismas reglas aplican para números octales, pero los grupos de bits se reducen a 3 carreo 2 2

3 /3/22 Ejemplo: Sumar 3 = = acarreos Ejemplo: suma 6 7 representados en 6 bits La resta se realiza de la misma forma que la suma pero siguiendo estas reglas - - Prestado orrow Ejemplo: resta 3 = - = - Ejemplo: Resta 7-6 representados en 6 bits - La resta también se puede obtener usando el complemento a 2 s. El operando apropiado se complementa a 2 s se suman. Ejemplo Un sobreflujo ocurre cuando el resultado de una operación no puede ser representado con el hardware disponible En otras palabras si el resultado no puede ser representado en el número de bits usados, por ejemplo 32-bits El sobreflujo solo puede producirse cuando se suman operandos con el mismo signo Cuando los números tienen signos opuestos. El resultado no puede generar un sobreflujo Esto se debe a que el resultado no puede ser maor que los números operados. Ejemplo: -4 =

4 /3/22 El sobreflujo en la resta tiene el principio opuesto. Números con signos diferentes pueden producir un sobreflujo ejemplo: 6 (-8) = 4 Números con el mismo signo no producen sobreflujo Ejemplo: -4 (-2) = 6 Como determinar cuando un sobreflujo se ha producido? Operando Operando indicando overflow < < < < < < La representación usada es complemento a 2 s entonces el sobreflujo se puede determinar en base al bit de signo 9 2 Sumamos 3 3 = 6 representados en 3 bits en complemento a 2 s Sumamos -3 (-2) = -5 representados en 3 bits en complemento a 2 s El resultado es un número negativo -2 = por lo cual se produce un sobreflujo El resultado es un número positivo 3 = por lo cual se produce un sobreflujo 2 22 Sumamos 7 (-6) = representados en 4 bits en complemento a 2 s El resultado es un número positivo = por lo cual no se produce sobreflujo El sobreflujo solo se detecta en operaciones con signo En la arquitectura MIPS, se distingue entre estas dos representaciones por medio de adicional la letra u a las instrucciones para indicar que no se requiere detectar overflow add, addi sub realizan operaciones con signo addu, addiu, subu no consideran el signo

5 /3/22 Las operaciones lógicas que se realizan incluen Corrimiento Izquierdo Corrimiento derecho ND bit por bit OR bit por bit Unidad ritmética Lógica (LU) es el corazón del datapath se encarga de realizar todas las operaciones aritméticas lógicas Debido a que la arquitectura que estamos estudiando es de 32-bits necesitamos una LU que opere números de 32-bits Esta LU será construida a partir de LUs de bit Las operaciones lógicas son fáciles porque se mapean directamente a compuertas Compuerta ND Compuerta OR Inversor C D E Para decidir entre que operación deseamos realizar, se utiliza un multipleor Y CTRL CTRL CTRL Y CTRL CTRL Y Y 29 Diseño de LU con dos operaciones: ND OR operación 3 5

6 s s s /3/22 c s c s Sum Sum (a) The four possible cases (a) The four possible cases (a) The four possible cases c s Sum c (c) Circuit (b) Truth table c (b) Truth table Sum s c Sum (c) Circuit H (d) Graphical smbol c (b) Truth table s c s c Sum H 3 (d) Graphical s C in C out S S C out C in C in C in 32 s s s s w w w 2 w 3 f s w s (a) Graphic smbol w f w w w 2 s s f w w w 2 w 3 w 3 (c) Circuit w 2 w 3 f (b) Truth table Nuestro diseño de LU de -bit incluendo las siguientes operaciones ND OR SUM -bit LU -bit LU 3 3 -bit LU

7 /3/22 Para incluir la resta dentro de la LU, debemos considerar como obtener el complemento a 2 s de un número Considere que pasaría si el primer carr de entrada fuera uno en lugar de cero. El resultado sería hora considere invertir el operando ( ) La resta puede ser implementada simplemente por medio de invertir el operando poner el carr de entrada a Inversión LU puede realizar: suma, resta, ND OR, pero nos falta implementar las comparaciones SLT (Set Than) slt $t,$t,$t2 t Si t t2 de otra manera 39 4 Considere la resta - Debemos poner el LS si a<b, es decir el resultado es negativo cero de otra manera, i.e., resultado positivo En complemento a 2 s el bit del signo es para números negativos para números positivos El bit del signo después de restar - puede darnos el resultado adecuado El sumador debe tener una salida etra en el bit mas significativo que debe ser retroalimentada al bit menos significativo

8 /3/22 Inversión Inversión Set Inversión -bit LU -bit LU Sobreflujo: el resultado es mu grande (o mu pequeño) para ser representado propiamente Ejemplo: - 8 < = números binarios de 4-bit <= 7 Sobreflujo ocurre cuando: 2 números positivos la suma es negativa 2 números negativos la suma es positiva Como ejercicio prueben que el sobreflujo puede ser detectado usando lo siguiente: carreo de entrada al MS carreo de salida del MS 3 3 -bit LU Set 3 45 = 7 = 3 = 6 = 4 = 5 = 7 46 into MS out of MS Para N-bit LU: overflow = Cin[N - ] XOR Cout[N - ] Cin Inversión bit LU Cin Cout -bit LU Cin2 Cout Cin3 -bit LU -bit LU Result Result Result2 Result3 X Y X XOR Y Overflow Set Overflow Cout

9 /3/22 Inversión -bit LU -bit LU Las instrucciones que nos falta considerar son los saltos condicionales beq branch if equal bne branch if not equal 3 3 -bit LU Overflow Set 3 En ambos casos se comparan dos registros la condición de salto es que los registros sean iguales o diferentes 49 5 La forma mas fácil de comprobar si dos números son iguales es restarlos Si son diferentes entonces Realmente lo que necesitamos agregar a nuestro diseño de LU es una manera de detectar cuando el resultado es cero La forma mas fácil de detectar el cero es: cero R 3 R3 R 5 52 Inversión -bit LU -bit LU 3 3 -bit LU Overflow Set Cero 3 Overflow Cero C out Sumador Completo C out Sumador Completo C out Sumador Completo = 3 = 2 = 5 C out Sumador Completo C in 53 S3 S2 S S 54 9

10 /3/22 Eamine la tabla de verdad del sumador completo Cin a b Cin Cout S c 4 g p c 3 g p c 2 g p c g p c a b Cout S Etapa Etapa Etapa Etapa Cout = a b Cin (a b) S = a b c a bc ab c abc = a b c In general, for bit i: c i = a i b i c i (a i b i ) where c i = Cout, c i- = Cin s 3 s 2 s s 55 Obtenga el acarreo de salida C i en terminos de las entradas principales: c i2 = a i b i c i (a i b i ) =a i b i (c i (a i b i ) a i b i ) (a i b i ) a i b i a i b i g p g p c i2 F i c i F i c i Creamos una funciones auiliares: S i S i c 2 c c Generación: g i = a i b i Propagación: p i = a i b i c = a b c (a b ) = g (p c ) c 2 = a b (a b ) (a b c (a b )) = g p g p p c G P G P G 2 P 2 G 3 P 3 Cin S S S2 S3 C =G C P C2 = G G P C P P C-out Kill C-in propaga C-in propaga genera P = or G = and C3 = G2 G P2 G P P2 C P P P2 C4 =... G P c g p c c g p c = g c p c g g p p c2 g p g2 c2 = g g p c p p p2 g3 p3 c4 c4 = g3 g2 p3 g p2 g p p2 c p p p2 p3

11 /3/22 C L 4-bit dder 4-bit dder C Carries are generated b CL, not RC adder G P C =G C P C2 = G G P C P P C3 = G2 G P2 G P P2 C P P P2 4-bit dder C4 =... G P 62 Divide Vencerás Formula soluciones en términos de componentes sencillos Diseña cada uno de los componentes (Sub-problemas) Generación Prueba Dada una colección de bloques de construcción, busca formas para integrarlos que alcancen los requerimientos Refinamiento (ejemplo, carr lookahead) Resuelve la maor parte del problema (i.e., ignora algunas restricciones o casos especiales), eamine corrige los problemas o desventajas que se te presenten. Trabaja en puntos que sabes como resolver Lo s puntos desconocidos serán obvios cuando empieces a progresar.