Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores

Transcripción

1 Titulación: Ingeniería Informática Asignatura: Fundamentos de Computadores Bloque 3: Sistemas secuenciales Tema 7: Pablo Huerta Pellitero Luis Rincón Córcoles

2 ÍNDICE Bibliografía Introducción Tipos de máquinas finitas de estados Síntesis de máquinas finitas de estados Síntesis de máquinas de Mealy Síntesis de máquinas de Moore Análisis de máquinas finitas de estados Análisis de máquinas de Mealy Análisis de máquinas de Moore 2

3 BIBLIOGRAFÍA Román Hermida, Ana Mº del Corral, Enric Pastor, Fermín Sánchez Fundamentos de Computadores, cap 3 Editorial Síntesis Daniel D. Gajski Principios de Diseño Digital, cap 5 Editorial Prentice Hall M. Morris Mano Diseño Digital, cap 4,5 Editorial Prentice Hall 3

4 INTRODUCCIÓN En los sistemas combinacionalesla salida en un determinado instante de tiempo t i sólo depende de X en ese mismo instante de tiempo t i, es decir que no tienen capacidad de memoria y que se puede obviar la variable de tiempo t (t) = F(X(t)) = F(X) En los sistemas secuenciales la salida en un determinado instante de tiempo t i depende de X en ese mismo instante de tiempo t i y en todos los instantes temporales anteriores capacidad de memoria? No, todas las secuencias se resumen en un número finito de estados (FSM: máquina finita de estados) (t) = G(X(t), S(t)) - Salida S(t+) = H(X(t), S(t)) - Cambio de estado Realimentación 4

5 INTRODUCCIÓN Un sistema secuencial dispone de elementos de memoriacuyo contenido puede cambiar a lo largo del tiempo. Estos elementos de memoria determinan el estado del sistema. Los sistemas secuenciales suelen tener una señal que inicia los elementos de memoria con un valor determinado: señal de inicio (reset). La señal de inicio determina el estado del sistema en el momento del arranque (normalmente pone toda la memoria a cero). La salida en un instante concreto viene dada por la entrada y por el estado del sistema. El estado actual del sistema, junto con la entrada, determinará el estado en el instante siguiente realimentación. 5

6 INTRODUCCIÓN Ejemplo: sistema secuencial que recibe datos a través de una entrada de bit e indica si ha recibido un número impar de s. X Sistema secuencial = si ha llegado un nº impar de s en caso contrario Ejemplo de secuencia: En t=, condición inicial, hay s lo que significa un número par de s t: S: P X: S+: P : P P 2 P I 3 I P 4 P I 5 I I 6 I I 7 I I 8 I I 9 I P P P Inicio PAR IMPAR En cualquier instante de tiempo sólo hay dos posibles clases de secuencias, las que han recibido un nº par o un nº impar de s, esto significa que todos los datos recibidos se pueden clasificar en dos clases o estados (S): PAR e IMPAR. Por tanto, es una Máquina Finita de Estados (FSM). 6

7 SINCRONISMO EN MÁUINAS DE ESTADOS Existen dos tipos de sistemas secuenciales: asíncronos y síncronos. Los asíncronosson sistemas secuenciales que pueden cambiar de estado en cualquier instante de tiempo en función de cambios en las señales de entrada. Los síncronosson sistemas secuenciales que sólo pueden cambiar de estado en determinados instantes de tiempos, es decir, están sincronizados con una señal que indica dicho instante y que se conoce como señal de reloj (Clk), sin importar si las señales de entrada han cambiado o no. Debido a su peso específico en el diseño sólo consideraremos los secuenciales síncronos. Clk Nivel alto Flanco de subida Nivel bajo Flanco de bajada Ciclo de reloj 7

8 ÍNDICE Bibliografía Introducción Tipos de máquinas finitas de estados Síntesis de máquinas finitas de estados Síntesis de máquinas de Mealy Síntesis de máquinas de Moore Análisis de máquinas finitas de estados Análisis de máquinas de Mealy Análisis de máquinas de Moore 8

9 TIPOS DE MÁUINAS FINITAS DE ESTADOS X(t): entrada actual (t): salida actual S(t): estado actual S(t+): estado próximo Las FSM constan de: Un conjunto de entradas X {X,X,...,X k- } Un conjunto de salidas {,,..., m- } Un conjunto de estados S {S,S,...,S n- } Una función de transición S(t+) = H(X(t),S(t)) Una función de salida (t) = G(X(t),S(t)) Tipos de FSM: Mealy Moore 9

10 MÁUINAS FINITAS DE ESTADOS: MEALY FSM tipo Mealy: El próximo estado del sistema se genera a través de la función de transición de estadosh que genera el próximo estado (NS), y que actúa en función del estado actual del sistema (S) y de las entradas presentes (X). La función de salida(g) se genera a partir del estado actual del sistema (S) y de los valores actuales de las entradas (X). Entradas externas X Funciones de cambio de estado H (NS) S+ Elementos de memoria Clk, reset, set S Funciones de salida G Salidas externas Realimentación

11 MÁUINAS FINITAS DE ESTADOS: MOORE FSM tipo Moore (caso particular de Mealy): El próximo estado del sistema se genera, como en las máquinas de Mealy, a través de la función de transición de estadosh que genera el próximo estado (NS), y que actúa en función del estado del sistema (S) y de los valores de las entradas (X). La función de salida(g) se genera, a diferencia de las máquinas de Mealy, exclusivamente en función del estado actual del sistema (S), sin importar el valor de las entradas. Entradas externas X Funciones de cambio de estado H (NS) S+ Elementos de memoria Clk, reset, set S Funciones de salida G Salidas externas Realimentación

12 MÁUINAS FINITAS DE ESTADOS: MEALY Y MOORE Máquina de Mealy Entradas externas X Funciones de cambio de estado H (NS) S+ Elementos de memoria Clk, reset, set S Funciones de salida G Salidas externas Máquina de Moore Realimentación Entradas externas X Funciones de cambio de estado H (NS) S+ Elementos de memoria Clk, reset, set S Funciones de salida G Salidas externas Realimentación 2

13 ÍNDICE Bibliografía Introducción Tipos de máquinas finitas de estados Síntesis de máquinas finitas de estados Síntesis de máquinas de Mealy Síntesis de máquinas de Moore Análisis de máquinas finitas de estados Análisis de máquinas de Mealy Análisis de máquinas de Moore 3

14 SÍNTESIS DE MÁUINAS FINITAS DE ESTADOS Especificación Representación formal Diagrama de transición de estados Tabla de transiciones y salidas Minimización de estados Codificación binaria de entradas, estados y salidas Elección de los elementos de memoria Simplificación de las funciones de transición y salida Síntesis de las funciones de próximo estado y salida 4

15 SÍNTESIS DE FSM: ESPECIFICACIÓN Veremos los pasos de diseño a partir de un ejemplo. Especificación de un sistema secuencial Diseñar un sistema secuencial con una entrada serie que detecte si los tres últimos datos de recibidos coinciden con la secuencia abb. X Sistema secuencial X {a,b} {p,q} = q p si los tres últimos datos recibidos son abb en caso contrario Después de la especificación del sistema secuencial, el siguiente paso es representarlo formalmente. 5

16 SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY La representación formal de un sistema secuencial se suele hacer en forma de tabla de estados y salidaso diagrama de estados. Ambas son formas equivalentes. Diagrama de estados Tabla de estados y salidas Entrada X(t) / Salida (t) Estado actual Entrada actual X X X m Estado S(t) Estado S(t+) S S, /, S, /, S,m /,m S S, /, S, /, S,m /,m S n S n, / n, S n, / n, S n,m / n,m Estado siguiente / Salida 6

17 SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY Ejemplo: Diagrama de estados del caso propuesto. X {a, b} {p, q} X Sistema secuencial = q p si los caso últimos contrario tres datos son : abb Diagrama de estados Tabla de estados y salidas b/p S a/p a/p b/p S S 2 a/p Estado actual Entrada actual a S S /p S /p S S /p S 2 /p b S 2 S /p S /q Inicio b/q Estado siguiente / Salida 7

18 SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MEALY A la hora de materializar el circuito hay que transformar la tabla de estados y salidas asignando valores binarios a cada estado y salida. Distintas asignaciones pueden conducir a materializaciones con prestaciones distintas aunque funcionalmente equivalentes. Ejemplo: codificación binaria del caso propuesto. Entrada Salida Estado Tabla de estados y salidas X(t) X (t) S(t) S(t) X a p S b q S / / S 2 / / / / 8

19 ELEMENTOS DE MEMORIA: BIESTABLES Un biestablees un dispositivo capaz de almacenar un bit (H ó L). El biestable siempre ofrece a la salida el valor que tiene almacenado en su interior. Existen diferentes tipos de biestables, pero el más adecuado y sencillo en nuestro caso es el biestable D (Delay) activo por flanco de reloj: El biestable D activo por flanco de subida (de bajada) captura el valor que tiene en su entrada de datos cuando se produce el flanco de subida (de bajada) del reloj. Biestable D disparado por flanco de subida Biestable D disparado por flanco de bajada Clk X D Biestable D Clk X Clk D Biestable D Clk A los biestables activos por flanco se les denomina también flip-flops. 9

20 ELEMENTOS DE MEMORIA: BIESTABLES Los biestables suelen tener entradas asíncronas (independientes del reloj) que sirven para darle valor inicial: Reset (o Clear): puesta a. Set (o Preset): puesta a. Clk X D Biestable D Clk Set Reset Las entradas asíncronas tienen prioridad sobre las síncronas. Modo de operación (biestable D activo por flanco de subida): Set Reset D Clk (t+) Not (t+) X X Set X X Reset X X No permitido Flanco positivo Flanco positivo X (t) Not (t) Retención X (t) Not (t) Retención X (t) Not (t) Retención En modo síncrono, para poner un valor en un biestable D activo por flanco basta con colocar dicho valor en su entrada de datos antes de que llegue el flanco. 2

21 SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY Una vez seleccionado el tipo de biestable, la codificación binaria sirve para crear la tabla de verdad de las funciones de transición y salida (tabla de excitación y salida). La síntesis se realiza de forma similar a la de los circuitos combinacionales. Ejemplo: tabla de excitación y salida del caso propuesto. Clk X S(t) X S(t), X S(t+), / / / / / / D Biestable D Clk Set Reset X X X X X X X 2

22 SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY S(t), X S(t+), X X X X X X X ' ' ( ( (,,, Función de transición,x ) = m(,2,4) + Φ(6,7),X,X ' ' = D = D = X = X ) = m(3) + Φ(6,7) = X Función de salida ) = m(5) + Φ(6,7) La función de transición (par - ) y la función de salida ( ) se materializan mediante puertas lógicas o mediante los dispositivos combinacionales que se indiquen, junto con los biestables seleccionados para almacenar el estado. 22

23 SÍNTESIS DE FSM: MEALY Función de transición S(t+) Memoria S(t) Función de salida Realimentación del estado y de la entrada (Mealy) La salida depende 23

24 SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE En la máquina de Moore, la salida no va ligada a la transición de un estado a otro, sino que depende únicamente del estado. Diagrama de estados Tabla de estados y salidas Entrada X(t) Estado actual Entrada actual X X X m Salida Estado S(t) / Salida (t) Estado S(t+) / Salida (t+) S S, S, S,m S S, S, S,m S n S n, S n, S n,m n Estado siguiente 24

25 SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE Ejemplo: Diagrama de estados del caso propuesto. X {a, b} {p, q} X Sistema secuencial = q p si los caso últimos contrario tres datos son : abb Diagrama de estados Tabla de estados y salidas b S /p a a S /p b a S 2 /p Estado actual Entradas a b Salida S S S p S S S 2 p S 2 S S 3 p Inicio b a S 3 /q b S 3 S S q Estado siguiente 25

26 SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MOORE A la hora de materializar el circuito hay que transformar la tabla de estados y salidas asignando valores binarios a cada estado y salida. Distintas asignaciones pueden conducir a materializaciones con prestaciones distintas aunque funcionalmente equivalentes. Ejemplo: codificación binaria del caso propuesto. Entrada X(t) X a b Salida (t) X p Estado S(t) S S S 2 S 3 Tabla de estados y salidas S(t) X q 26

27 SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE Una vez seleccionado el tipo de biestable, crearemos las tablas de verdad de las funciones de transición y salida (tabla de excitación y tabla de salida). La síntesis se realiza de forma similar a la de los circuitos combinacionales. Ejemplo: tabla de excitación y tabla de salida del caso propuesto. S(t) X S(t), X S(t+) S(t) X Set X Clk D Biestable D Clk Reset 27

28 SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE S(t), X S(t+) X ' ( ' ', ( = D ' S(t),X, = D,X = ) = m(,2,4,5,6) = X ) = m(3,5) + ( + X, X ) = m(3) = La función de transición (par - ) y la función de salida ( ) se materializan mediante puertas lógicas o mediante los dispositivos combinacionales que se indiquen, junto con los biestables seleccionados para almacenar el estado. 28

29 SÍNTESIS DE FSM: MOORE Función de transición S(t+) Memoria S(t) Función de salida Realimentación X D Clk D La salida depende sólo del estado (Moore) 29

30 ÍNDICE Bibliografía Introducción Tipos de máquinas finitas de estados Síntesis de máquinas finitas de estados Síntesis de máquinas de Mealy Síntesis de máquinas de Moore Análisis de máquinas finitas de estados Análisis de máquinas de Mealy Análisis de máquinas de Moore 3

31 ANÁLISIS DE MÁUINAS FINITAS DE ESTADOS Es el proceso inverso al de síntesis: dada una máquina finita de estados, obtener su representación en forma de diagrama de transición de estados y/o de tablas de transiciones y salidas. Lo estudiaremos a partir de ejemplos. 3

32 ANÁLISIS DE FSM: EJEMPLO Partimos de la siguiente FSM: 32

33 ANÁLISIS DE FSM: IDENTIFICACIÓN estado y de la entrada: es una máquina de Mealy. La salida depende del Entradas: X {,} Salidas: {,} Variables de estado: 2 {, } darán lugar a 4 estados como máximo. 33

34 ANÁLISIS DE FSM: ECUACIONES Y TABLAS - MEALY D D Función de transición = = ' ' ( (,,,X,X ) ) = = X X Función de salida (,,X) = X S(t), X S(t+), X La salida depende del estado y de la entrada: es una máquina de Mealy. S(t) X / / / / / / / / 34

35 ANÁLISIS DE FSM: DECODIFICACIÓN Y REPRESENTACIÓN FORMAL - MEALY Asignamos nombres y valores a las entradas, los estados y la salida. S(t) X Entrada Salida Estado X X(t) (t) S(t) / / a p S / / b q S / / S 2 / / S 3 Estado actual Entrada actual a b S S /p S /p S S /p S 2 /p S 2 S /p S /q S 3 S /p S 2 /q 35

36 ANÁLISIS DE FSM: EJEMPLO 2 Partimos de la siguiente FSM: X D D Clk 36

37 ANÁLISIS DE FSM: IDENTIFICACIÓN X D D La salida depende sólo del estado: es una máquina de Moore Clk Entradas: X {,} Salidas: {,} Variables de estado: 2 {, } darán lugar a 4 estados como máximo. 37

38 ANÁLISIS DE FSM: ECUACIONES Y TABLAS - MOORE Función de transición Función de salida D = ' (,,X ) = + X (,) = D = ' (,,X ) = X + X S(t), X S(t+) La salida depende sólo del estado (Moore) X S(t) X S(t) 38

39 Asignamos nombres y valores a las entradas, los estados y la salida. ANÁLISIS DE FSM: DECODIFICACIÓN Y REPRESENTACIÓN FORMAL - MOORE Tabla de estados S(t) X Tabla de salida S(t) Entrada X X(t) a b Salida (t) p q Estado S(t) S S S 2 S 3 Estado actual Entradas a b S S S S S S 2 S 2 S S 3 S 3 S S Estado Salida S S S 2 S 3 p p p q

40 ANÁLISIS DE FSM: REPRESENTACIÓN FORMAL - MOORE Estado actual Entradas a b S S S S S S 2 S 2 S S 3 S 3 S S Estado Salida S S S 2 S 3 p p p q b a S /p a S /p b a S 2 /p Inicio b a S 3 /q b 4