Estructura de Computadores

Transcripción

1 Estructura de Computadores El computador simple utores: David Guerrero. Isabel Gómez,lberto Molina Usted es libre de copiar, distribuir y comunicar públicamente la obra y de hacer obras derivadas siempre que se cite la fuente y se respeten las condiciones de la licencia ttribution-share alike de Creative Commons. Texto completo de la licencia:

2 Guión El punto de partida: La calculadora utomatización en la ejecución y almacenamiento de programa (CS) lmacenamiento de los datos y ampliación de modos de eccionamiento (CS) Diversificación de instrucciones. Ejecución no secuencial (CS)

3 CS El computador simple presenta muchas deficiencias: imposibilidad de realizar saltos en la ejecución del programa, ausencia de variables de estado que informen del resultado de las operaciones, falta de comunicación con el exterior. Se propone una arquitectura pensada para solventar estas deficiencias: el CS. Se ha procurado que la arquitectura del CS sea similar a la del microcontrolador que veremos en el tema siguiente, aunque muchísimo más simple.

4 CS Modelo de usuario: ISP Se pretende que el juego de instrucciones ensamblador del CS sea básicamente un subconjunto muy reducido del de la arquitectura VR. Esto no implica que el formato del código máquina en ambos sistemas sea similar: El formato de instrucciones del CS es muchísimo más simple.

5 Modificaciones en la arquitectura y el formato de que nos permiten aña instrucciones de salto

6 S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x MR[] W PC R PC W MR PC[] I PC CL PC I D SP SP SP[] C[] W C R C R SP Preset SP Cómo se hace el salto?: en el PC, ya no cambia siempre de forma secuencial, se debe actualizar a la ección del salto. Dónde está la ección del salto?: guardada en el código de la. El sistema debe de permitir guardar este dato en el PC. Necesitamos conectar el PC al bus para establecer un camino desde IR

7 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Ha sido necesario aña un nuevo formato que nos permitirá codificar todos los tipos de instrucciones de salto que explicaremos a continuación S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [] C[] W C R C R SP Preset SP

8 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto incondicional. Salta siempre, no se utiliza el campo condición de salto. Los bits del IR se guardan en el PC y eso produce el salto. La próxima que busque el sistema será en la ección del salto S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [] C[] W C R C R SP Preset SP

9 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto condicional. Salta si se cumple una condición codificada en la y que será evaluada por la unidad de control. S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [] C[] W C R C R SP Preset SP 9

10 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto condicional. La condición para que se produzca un salto viene dada por el resultado de la operación que se realizó durante la ejecución de la anterior. Fué el dato,positivo, desbordamiento? S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [] C[] W C R C R SP Preset SP

11 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto condicional. Necesitamos una LU que genere está información. La información se guardará en los flags del de estado (SR). La complejidad de la LU y el SR son añadidos a la nueva arquitectura S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

12 Información de lo que significan los códigos de condición nemónico(s) I I 9 I CONDICIÓN de la condición notas Z ZS, EQ será cierta justo tras realizar la resta - si y solo si = C CS, LO será cierta justo tras realizar la resta - si y solo si < asumiendo notación base sin signo V VS será cierta si y solo si el dato recién calculado no es representable en notación complemento a N xor V LT será cierta justo tras realizar la resta - si y solo si < asumiendo notación complemento a - -? - estas condiciones no están definidas y no deben utilizarse El mnemónico de la de salto condicional será expuesto más adelante. Se trata ahora de entender la relación entre los bits del código de condición y el flag generado por la LU y que se guarda en el de estado.

13 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto condicional. No se cumple la condición: no se modifica el PC. S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

14 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Salto condicional. Se cumple la condición: el PC es modificado. S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

15 formato 9 memoria o inmediato C de salto código de operación S S destino (fuente en ST/STS) condición de salto INM R R R R R R R - Y R - Z fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto w w w w w w w w Salto a subrutina. Se trata de alterar el contenido del PC con la ección donde comienza una serie de instrucciones que hay que ejecutar y luego volver a la siguiente a la de salto. El PC se altera, pero luego hay que volver a actualizarlo. demás pueden existir subrutinas anidadas, es decir, dentro de la subrutina llamar a la subrutina. Primero se volvería a la subrutina y luego al programa principal, en este caso necesitamos almacenar dos valores del IR[:] W REG S IR[:] PC. En general n valores. COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data CODMEM x IR[:] W IR STRT STOP C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

16 formato 9 memoria o inmediato C de salto código de operación S S destino (fuente en ST/STS) condición de salto INM fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto R R R R R R R - Y R - Z w w w w w w w w Salto a subrutina. Los sucesivos valores del PC se guardan en la memoria de datos del computador, pero no en cualquier sitio. Se guardan en una zona denominada Pila, la justificación de este nombre será expuesta más adelante. La ección para acceder a la pila está guardada en un denominado puntero de pila y que hemos tenido que aña a la nueva arquitectura CS. IR[:] W REG S IR[:] COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data CODMEM x IR[:] W IR STRT STOP C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

17 Estructura de la Pila ntes de meter un nuevo dato el SP tiene guardada la ección de la pila donde el dato se guardará. Es como si se hiciera una pila de libros, el primero que quito es el último que he puesto. El primer dato se guarda en una ección determinada y el siguiente, en la ección inmediatamente inferior. La pila crece hacia ecciones decrecientes de la memoria. Supongamos SP=$ Representación abstracta de la zona de la memoria de datos y los valores del SP del CS SP

18 SP=$ SP Estructura de la Pila NTES SP=$ SP Representación abstracta de la zona de la memoria de datos y los valores del SP del CS DESPUÉS DTO Proceso de guardar datos en la pila. Operación de PUSH

19 SP=$ SP Estructura de la Pila NTES DTO SP=$ SP DESPUÉS DTO DTO Representación abstracta de la zona de la memoria de datos y los valores del SP del CS Proceso de guardar datos en la pila. Operación de PUSH 9

20 SP NTES DTO Estructura de la Pila SP=$ DTO SP SP=$ DESPUÉS DTO Representación abstracta de la zona de la memoria de datos y los valores del SP del CS Proceso de extracción de datos de la pila. Operación de PULL. El primero que se lee es el último que se escribió.

21 SP=$ SP Estructura de la Pila NTES DTO SP=$ SP DESPUÉS Representación abstracta de la zona de la memoria de datos y los valores del SP del CS Proceso de extracción de datos de la pila. Operación de PULL. El primero que Lee es el último que se escribió.

22 Estructura de la Pila SP SP=$ SP SP=$ DTO SP SP=$ DTO DTO SP SP=$ DTO SP SP=$ Resumen del proceso de dos operaciones de escritura en pila (PUSH) y otras dos de lectura de pila (PULL). Los datos se leen en orden inverso a como se escribieron.

23 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Retorno de subrutina. Se recuperan lo valores del PC guardados para saber la ección de salto. La ección de salto por lo tanto no se encuentra en el código de la. No está asociado a ningún tipo de formato S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [] C[] W C R C R SP Preset SP Descripción general: Incrementar SP y guardarlo en MR Esto permite el acceso a la ección de la memoria de datos, cuyo contenido es la ección de salto.

24 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Retorno de subrutina. Se recuperan lo valores del PC guardados para saber la ección de salto. La ección de salto por lo tanto no se encuentra en el código de la. No está asociado a ningún tipo de formato S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP Descripción general: cceso a la pila recuperación del valor Deseado del PC, vuelta a la siguiente a La de salto a subrutina

25 Instrucciones de llamada y retorno de Una subrutina es una secuencia de instrucciones que realizan una cierta tarea a partir de unos datos de entrada, generando unos datos de salida Cuando un programa necesita realizar la tarea, hace una llamada a la subrutina, ésta se ejecuta y cuando termina, el programa se reanuda por donde se había quedado (retorno de subrutina). Una subrutina puede ser llamada todas las veces que el programa lo necesite Una subrutina puede llamar a su vez a otra subrutina: ejecución anidada de subrutinas subrutina Una subrutina puede llamarse a sí misma: subrutinas recursivas

26 Instrucciones de llamada y retorno de subrutinas CODMEM CODMEM $ $ PC-> $ CLL $ $ CLL $ Situación inicial (a). El computador ejecuta instrucciones y llega a CLL $. $ $ La ejecución de la CLL $ hace que: Se guarde en la pila el PC (que contiene $) Se salte a la ección $ $ PC-> $ $ Subrutina $ Subrutina $ $ $ RET $ RET Observe el comportamiento del puntero de pila o SP (b). $FD DTMEM $FD DTMEM $FE SP-> $FE SP-> $FF $FF $ (a) (b)

27 Instrucciones de llamada y retorno de subrutinas Se ejecutan las instrucciones de la subrutina hasta que se procede a ejecutar la última o RET (c) La ejecución de RET hace que se saque el dato que está en la cima de la pila y que se guarde sobre el PC (d) continuación se sigue ejecutando instrucciones. En este caso a partir de la ección $. Observe que $ sigue en la PIL pero ya no es accesible y en la próxima operación de PUSH será sobreescrito. CODMEM CODMEM $ $ $ CLL $ $ PC-> $ $ $ $ Subrutina $ Subrutina $ $ PC-> $ RET $ RET DTMEM DTMEM $FD $FD SP-> $FE $FE $FF $ SP-> $FF $ (c) (d)

28 Instrucciones de llamada y retorno de subrutinas nidamiento de subrutinas... Call rut Dir:.. $FD... CODMEM... Call rut Dir:..... Rut:.. Call rut Dir: ret... Rut:.. ret $FE SP-> $FF DTMEM Rut:.. Call rut Dir: ret... Rut:.. ret $FD SP-> $FE $FF Dir DTMEM

29 Instrucciones de llamada y retorno de subrutinas nidamiento de subrutinas... Dir:.. Call rut Dir:.. CODMEM Call rut... Rut:.. Call rut Dir: ret... Rut:.. ret $FD SP-> $FE $FF Dir DTMEM Rut:.. Call rut Dir: ret... Rut:.. ret SP-> $FD $FE $FF Dir Dir DTMEM 9

30 Instrucciones de llamada y retorno de nidamiento de subrutinas subrutinas CODMEM Call rut Call rut Dir:..... Dir:..... Rut:.. Call rut Dir: ret... Rut:.. ret SP-> $FD $FE $FF Dir Dir DTMEM Rut:.. Call rut Dir: ret... Rut:.. ret $FD SP-> $FE $FF Dir Dir DTMEM

31 Instrucciones de llamada y retorno de nidamiento de subrutinas subrutinas CODMEM Call rut Call rut Dir:..... Dir:..... Rut:.. Call rut Dir: ret... Rut:.. ret SP-> $FD $FE $FF Dir Dir DTMEM Rut:.. Call rut Dir: ret... Rut:.. ret $FD SP-> $FE $FF Dir Dir DTMEM

32 Instrucciones de llamada y retorno de nidamiento de subrutinas Observe que el orden en el que se deben extraer los contenidos del PC de la PIL debe ser en sentido inverso a como éstos se introdujeron en ella. (LIFO) subrutinas... Dir:.. Rut:.. Dir: Call rut Call rut ret... Rut:.. CODMEM ret $FD $FE... Dir SP-> $FF Dir DTMEM

33 Registros visibles de la nueva arquitectura Todos los s visibles son de bits Los de propósito general se etiquetan R, R, R, R, R, R, R y R. Los de propósito específico son los siguientes: PC o contador de programa: Contiene la ección de la próxima que se ejecutará. Se inicializa a cero y se va incrementando a medida que se ejecutan las instrucciones. SR o de estado: Sus bits útiles se etiquetan Z (cero), V (desbordamiento), N (negativo) y C (cero). Indican, respectivamente, si la última aritmética/lógica generó un resultado con todos los bits a cero, un resultado no representable en complemento a, un resultado que es negativo al interpretarlo en complemento a o si provocó carry/borrow. SP o puntero de pila: Sirve para implementar la estructura de pila en memoria. Codifica la ección de la primera posición libre. El puntero de pila se va decrementando a medida que se apilan datos y se incrementa al desapilarlos. Estos incrementos y decrementos se hacen de forma automatizada al realizar llamadas y retornos de subrutina.

34 Registros ocultos IR: de bits que sirve para almacenar la que está siendo ejecutada. MR: Registro de bits que ecciona la memoria de datos. C: Registro de bits para almacenar temporalmente el resultado de la LU

35 Una posible implementación S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [] W PC R PC W MR PC[] I PC CL PC I D SP SP SP [] C[] W C R C R SP Preset SP

36 Una posible implementación Descripción RT de los nuevos componentes W operación OUT= IN SREG[] OUT W SREG SREG SREG SP IN SREG CL W R I operación OUT= IN/OUT= W R OUT PC[] IN/OUT I CL x x x PC PC HI X x PC IN/OUT PC DTO X PC PC PC PC PC PC+ PC HI PC PC PC HI

37 Formatos: Solo hay tres y comparten campos formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto

38 Tabla de instrucciones signación de códigos de operación: Facilita la decodificación its del código de operación NEMÓNICO FORMTO TIPO SINTXIS EFECTO VCNZ ST memoria STYoZ,Rfuente MEM[YoZ] Rfuente ---- LD memoria LD Rdestino,YoZ Rdestino MEM[YoZ] ---- STS memoria STS ección,rfuente MEM[ección] Rfuente ---- LDS memoria LDS Rdestino,ección Rdestino MEM[ección] ---- CLL C salto CLL ección MEM[SP] PC,SP SP-, PC ección ---- RET - salto RET PC MEM[SP+],SP SP Rxx C salto Rxx ección xx: PC ección ---- JMP C salto JMP ección PC ección ---- DD aritmético/lógica DD Rdestino,Rfuente Rdestino Rdestino+Rfuente **** SU aritmético/lógica SU Rdestino,Rfuente Rdestino Rdestino-Rfuente **** CP estado CP Rdestino,Rfuente Rdestino-Rfuente **** MOV movimiento de datos MOV Rdestino,Rfuente Rdestino Rdestino ---- STOP - especial STOP lleva el procesador a espera ---- SUI aritmético/lógica SUI Rdestino,dato Rdestino Rdestino-dato **** CPI estado CPI Rdestino,dato Rdestino-dato **** LDI movimiento de datos LDI Rdestino,dato Rdestino dato ---- (sin tener en cuenta el de estado y el incremento del PC) El caracter '-' denota no modificado, '*' denota modificado de forma definida

39 Códigos de condición de la de bifurcación condicional: Rxx Los bits I I 9 I codifican la condición de salto xx. nemónico(s) I I 9 I CONDICIÓN de la condición notas Z ZS, EQ será cierta justo tras realizar la resta - si y solo si = C CS, LO será cierta justo tras realizar la resta - si y solo si < asumiendo notación base sin signo V VS será cierta si y solo si el dato recién calculado no es representable en notación complemento a N xor V LT será cierta justo tras realizar la resta - si y solo si < asumiendo notación complemento a - -? - estas condiciones no están definidas y no deben utilizarse RZS, REQ, RCS, RLO, RVS, RLT 9

40 Una posible implementación Descripción RT de los nuevos componentes S R T T operación C N Z V + carry(+) OUT nor(out) overflow(+) C N Z V OUT S R T T - borrow(-) OUT nor(out) overflow(-) Otras prohibidas Preset I D R operación OUT= Preset R SP[] out I D SP SP HI x x x SP $FF HI x x SP SP+ HI x SP SP- HI SP SP SP

41 Descomposición de las instrucciones en microoperaciones para algunos casos

42 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Ejemplo de de acceso a memoria para guardar dato en ella. Direccionamiento inecto de ST YoZ,Ri CICLO MEM(YoZ) Rf C REG(IR - ) W C, T MR C W MR, R C C REG(IR - ) W C, T CICLO DTMEM(MR) C WMEM, RC S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [ ] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [ ] C[] W C R C R SP Preset SP

43 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto Ejemplo de de salto Direccionamiento absoluto CLL ección CICLO MEM(SP) PC, SP SP-, PC ección MR SP C IR[:] DTMEM(MR) PC CICLO SP SP- W MR, R SP W C, T,INM W MEM, R C D SP PC C W PC, R C S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [ ] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [ ] C[] W C R C R SP Preset SP

44 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto CICLO C IR[:] Ri DTMEM(ección) W C, T,INM MR C W MR, R C REG(IR - ) DTMEM(MR) W REG, R MEM Ejemplo de de transferencia de dato desde memoria Direccionamiento absoluto LDS Ri,ección S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [ ] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [ ] C[] W C R C R SP Preset SP

45 formato 9 memoria o inmediato C de salto código de operación destino (fuente en ST/STS) condición de salto fuente ( base en ST/LD) dato inmediato / ección del dato ección de salto CICLO Rd Rd+Rf C REG(IR - )+ REG(IR - ) SREG INFO ESTDO W C, S W SR REG(IR - ) C W REG, R c Ejemplo de de aritmética sobre pila de s Direccionamiento ecto de DD Rd,Rf S S R R R R R R R - Y R - Z w w w w w w w w IR[:] W REG S COMNDOS L UNIDD DE DTOS IR[:] UNIDD DE CONTROL DEL CS IR[] data IR[:] W IR STRT STOP INM IR[:] CODMEM x C,N,Z,V OUT SREG[] W SR S (OUT=+) R (OUT=-) T (OUT=) T (OUT=) W MEM R MEM DTMEM x M R [ ] W PC R PC W MR PC[] I PC CL PC I D SP SP S P [ ] C[] W C R C R SP Preset SP

46 Programación

47 Carta SM S XS PC IR MEMCOD(PC) PC PC + STOP IR[:] Microoperaciones DD Microoperaciones SUI Microoperaciones CPI Microoperaciones LDI Microoperaciones STS Microoperaciones LD Microoperaciones RET Microoperaciones Rxx Microoperaciones SU Microoperaciones CP Microoperaciones MOV Microoperaciones LDS Microoperaciones ST Microoperaciones CLL Microoperaciones JMP

48 Lenguaje ensamblador CS El lenguaje ensamblador consta de: Instrucciones ejecutables: Son las desarrolladas para el CS. Su sintaxis es la del mnemónico que se ha ido presentando. Directivas de ensamblado o pseudoinstrucciones: Son instrucciones que ayudan a escribir el programa y a documentarlo, pero que no causan código ejecutable. Conjunto de normas (léxicas, semánticas y sintácticas) que lo hacen operativo.

49 Directivas del ensamblador CS Las principales normas y ectivas de ensamblado del CS son: No distingue mayúsculas de minúsculas Comentario hasta final de línea ; : ; Esto es un comentario: elimino ST (R),R Numerales: Formas de dar valores numéricos. Son: decimal con/sin signo (-, ); binario de bits precedidos de b (b); hexadecimal de uno o dos dígitos precedidos de x (x, xf). Etiquetas: Cadena alfanumérica que comienza por letra: p.ej. eti. Pueden definirse con EQU o mediante identificador de línea de : guarda: ST ; asociará a guarda el número de correspondiente a ST.EQU <etiqueta>=<numeral>. socia un valor a una etiqueta:.equ n= ;asocia el a la etiqueta n 9

50 Ejemplos de uso Escriba una subrutina para el cálculo de la multiplicación mediante el algoritmo de sumas sucesivas. MULT: LDI R, CPI R, REQ RETORN UCLE: DD R,R SUI R, REQ RETORN JMP UCLE RETORN: RET

51 Ejemplos de uso Escriba una subrutina que devuelva el mayor de dos números escritos en complemento a. MX: RMENOR: CP R,R RLT RMENOR MOV R,R RET MOV R,R RET

52 Entrada/Salida El CS no ha permitido solucionar unas de las deficiencias del CS planteadas al principio de este tema: la incapacidad de comunicación con el exterior. Es decir, no posee capacidad de entrada salida. continuación se expone un procedimiento que permitiría dotarlo de dicha capacidad.

53 Desde el punto de vista del programador la memoria es vista como un conjunto de bytes almacenados en ecciones concretas. Parte de ese rango de ecciones puede reservarse para que el procesador pueda acceder al exterior (entrada/salida) $ Entrada/Salida $ Datos Datos $.. $F Entrada/Salida $FF $FF Datos Sin E/S Con E/S

54 Entrada/Salida Reservaremos un subrango del espacio de eccionamiento (ej: $-$F) para entrada/salida. Para ese subrango no se accede a la memoria de datos sino a los dispositivos de entrada/salida. E/S R MEM W MEM W R R W R MR E/S W R W R MR E/S W SISTEM DE MEMORI DE DTOS D - - D - - E/S R MEM E/S W MEM DT DT_DD DT_DD[-] $ = E/S W MR W MR EN DEC DT_DD - : : : R R : R DT_DD - EN DEC : : : W W : W

55 Entrada/Salida Los cuatro bits más significativos de DT_DD indican si la ección pertenece al rango de entrada/salida. Para dicho rango, los bits restantes de DT_DD se utilizarán para seleccionar la posición de E/S concreta. E/S R MEM W MEM W R R W R MR E/S W R W R MR E/S W SISTEM DE MEMORI DE DTOS D - - D - - E/S R MEM E/S W MEM DT DT_DD DT_DD[-] $ = E/S MR W MR EN DEC DT_DD - : : : R R : R DT_DD - EN DEC : : : W W : W

56 Las posiciones de E/S puede ser de lectura/escritura, de sólo lectura o de solo escritura Un dispositivo de E/S puede agrupar varias posiciones de E/S. Entrada/Salida E/S R MEM DISPOSITIVO ES # W MEM W R W MR E/S W MR E/S SISTEM DE MEMORI DE DTOS D - - D - - DT DT_DD DT_DD[-] $ = E/S W MR E/S W MR E/S W MR E/S W MR W MR DISPOSITIVO ES #N

57 Entrada/Salida Dispositivo de salida (display de segmentos) a f b g US DE DIRECCIONES Decodificador de ecciones G OC LTCH e d C D E F G DP c LDI R,$FF /*Código seg del número */ STS $,R /*Muestra el número en la ección del puerto de E/S*/ US DE DTOS Display -seg

58 Entrada/Salida Dispositivo de entrada (pulsadores) R LDS R, $ /*lmacena el estado de los pulsadores en la ección del puerto de E/S */ US DE DIRECCIONES Decodificador de ecciones v v OC G LTCH v US DE DTOS