Control analógico de inversores de potencia: error nulo en régimen permanente.

Transcripción

1 Control analógico de inversores de potencia: error nulo en régimen permanente. David Meneses Herrera Universidad Politécnica de Madrid

2 Introducción Sistema Fuente auxiliar Protecciones Control 1ª y 2ª etapa FPGA DAC 2ª etapa potencia (DC/AC) 1ª etapa potencia (DC/DC) 2

3 Estrategia de Control Necesidad de puesta en paralelo Control corriente promediada en la bobina del filtro de salida, en cada convertidor Vbus Vo Maestro Vbus Vref_ext Vref_int Esclavo Vref_int Estrategia MaestroEsclavo en la puesta en paralelo Lazo interno de corriente en cada convertidor Un lazo de tensión (maestro) que genera referencia de corriente para el resto (esclavos) 3

4 Circuito equivalente V o1 Control PID Z L1 Z L2 Z L3 Maestro i o2 Z LN Esclavos i o3 Load i on Control con PID Error en régimen permanente Vo (VRMS) 123 Límites ±2% Generador Regulador de Regulador 0.8 de PWM corriente tensión u Po (pu); Po_nom=350W iref ΔV=7,5% Variación Vo con carga 115±2%_min 115±2%_max 4

5 Lazo de corriente: feedback linearization Error en régimen permanente baja ganancia a 400Hz Lazo de corriente 400Hz Solución propuesta: modificación de la ley de control feedback linearization Generador PWM u Regulador de corriente iref Generador PWM u Vreg_i Regulador de corriente iref 5

6 Lazo de corriente: feedback linearization Modificación ley de control: eliminar efecto de la tensión de salida en la corriente por la bobina Rb u Iref Vreg_i Ra Vo_feedback u 1 = Vg di L dt [ Vo R ( i i )] L i ref = Vg u v o L di L dt L G i L = R i ( s) = ( i i ) = V ref ~ il v~ reg _ i L reg _ i 1 = L s 6

7 Lazo de corriente: feedback linearization Comparación diseño PID: 400Hz PID; feedback linearization PID; No feedback linearization Carga rectificador Resultados experimentales Ch2 Vout Ch3 il_feedback Ch4 Iref Ch2 Vout; Ch3 il_feedback; Ch4 Iref Reducción/eliminación del error en régimen permanente 7

8 Lazo de tensión: PIR Controller Basado en el control repetitivo Utilizado para eliminación selectiva de armónicos Mala respuesta a transitorios Principio del modelo interno Implementación digital Implementación analógica Únicamente armónico fundamental Filtro sintonizado a 400Hz Regulador PI 8

9 9 Lazo de tensión: PIR Controller Diseño filtro 400Hz Ideal: Implementación: TowThomas filter ) ( o s Q o s o s o s s G AC ω ω ω ω =

10 Lazo de tensión: PIR Controller Modelo en simulink, implementación y simulación: Scope 3 Feedback linearization Sine Wave Voltage_ref Transfer Fcn 3 s 22*2*pi *400 s(2*pi *400 )^2 s 22*pi *400 /100 s(2*pi *400 )^2 Scope 2 num (s) K 0.5 K Current_ref den (s) d Saturation 2 Transfer Fcn 4 Saturation 1 K2 triang seno Vg Saturation Ind 1 s Inductor IL K K Cap 1 s Capacitor Vo Scope filter Transfer Fcn 2 9e3/(3.9e32.7e den (s) K1 Kv Kisense K Product K Resistor K K Scope 4 Repeating Sequence Stair Scope 1 10

11 Lazo de tensión: PIR Controller Resultados experimentales Carga resistiva Output Voltage PID Controller PIR Controller 1152% 1152% Po (pu); Po_nom=350W 11

12 Modelo de ingeniería Actualmente trabajando en el diseño y montaje del modelo de ingeniería PCB potencia Dimensiones Ensamblado PCB potenciapcb control 12

13 Resumen Se presenta un inversor de potencia para ser embarcado en aviones (115V/400Hz). Se ha propuesto una estrategia de control para la conexión de inversores en paralelo: maestroesclavo. Se han propuesto dos maneras de reducir/eliminar el error en régimen permanente, para ambos lazos de control Lazo de corriente: realimentación de la tensión de salida. Lazo de tensión: filtro para incrementar la ganancia a la frecuencia de salida. Generador PWM u Vreg_i Regulador de corriente iref Regulador tensión Vref Se ha presentado el modelo de ingeniería que se está desarrollando. 13

14 Gracias por su atención Universidad Politécnica de Madrid