V DD. -I ds. V sal. +I ds. v ss. Es una de las puertas más sencillas y a la vez la más utilizada en los circuitos digitales. T 2.

Transcripción

1 TENOLOGÍA DE OMPUTADORES Tema 4 aracterización y Modelado de Dispositivos MOS (/) Agustín Álvarez Marquina Inversor MOS (I) () Es una de las puertas más sencillas y a la vez la más utilizada en los circuitos digitales. T S T D T V 1 ent (pmos) D (nmos) S v ss -I ds V +I ds 4/11/008 Facultad de Informática, UPM.

2 Función de transferencia del inversor, característica ti D (I) Es la curva que refleja la variación que experimenta la tensión de ida del inversor en función de las variaciones de la tensión de entrada (V ent ) del mismo. Inversor Ideal. La función de transferencia de un inversor MOS presenta la transición cuando la tensión de entrada alcanza el 50% del valor de y ocurre de forma instantánea. Inversor MOS real. La función de transferencia de un inversor MOS real presenta un perfil que se obtiene a partir de las curvas características de los dos transistores que lo lo forman. 4/11/008 Facultad de Informática, UPM. 3 Función de transferencia del inversor, característica ti D (II) Inversor ideal Inversor MOS real V V V ent / V ent / 4/11/008 Facultad de Informática, UPM. 4

3 Función de transferencia del inversor, característica ti D (III) Relacionaremos las tensiones de entrada y ida del inversor con las curvas características de ambos transistores. Iremos determinando los puntos de trabajo de los dos transistores para unos mismos valores de la entrada. El funcionamiento de los dos transistores no es independiente y exige que se cumpla: I dsn = -I dsp V dsn -V dsp = -V SS 4/11/008 Facultad de Informática, UPM. 5 Función de transferencia del inversor, característica ti D (IV) Además, la relación entre V ent y V con los parámetros V gs y V gd es la siguiente: Transistor nmos V gs =V ent - V SS V ds =V -V SS Transistor pmos V gs = V ent - V ds =V - 4/11/008 Facultad de Informática, UPM. 6

4 Función de transferencia del inversor, característica ti D (V) Solución gráfica a partir de las curvas características I ds nmos 5V 4V 3V V 1V -1V V ds -V -3V -4V pmos -5V 4/11/008 Facultad de Informática, UPM. 7 Función de transferencia del inversor, característica ti D (VI) I ds V ent = V +V gs p = -3V+5V= V 5V pmos 4V 3V Ahora para el pmos cada curva representa los 5V distintos valores V Vds + para un valor V ent =V +V gs = n SS= constante V gs = V +V gs p 4V nmos 3V V V = V +V ds n SS = = V +V ds p V ent = V +V gs n SS= = V+0V= V V 1V 1V V (0V)= 5V V (5V)= 0V 1V V 3V 4V 5V V ds V (1V)= 4.8V V (3V)= 0.5V V (V)=.9V V (4V)= 0.1V 4/11/008 Facultad de Informática, UPM. 8

5 Función de transferencia del inversor, característica ti D (VII) V ent V 0V 5V 1V 48V 4.8V V.9V 3V 05V 0.5V V 4V 0.1V V 5V 4V 3V 1V V ent que permite obtener V tn 5V 0V V ent que permite obtener V tp V ent 1V V 3V 4V 5V 4/11/008 Facultad de Informática, UPM. 9 Inversor MOS. Zonas de funcionamiento i de los transistores stores (I) p ON n OFF p ON n ON p OFF n ON V En la zona A se cumple: V = A B D En la zona E se cumple: V = 0 / n p V ss = GND E / V ent 4/11/008 Facultad de Informática, UPM. 10

6 Inversor MOS. Zonas de funcionamiento i de los transistores stores (II) Zona A (0 V ent < V tn ). Transistor nmos V gs =V ent zona de corte (V gs <V tn ) Transistor pmos V gs =V ent - transistor con canal formado (V gs <V tp ) g g p V gs =V ent - V ds =V - zona lineal (V gs -V tp < V ds ) 4/11/008 Facultad de Informática, UPM. 11 Inversor MOS. Zonas de funcionamiento i de los transistores stores (III) Zona B (V tn <V ent < /). Transistor nmos V gs = V ent transistor con canal formado (V gs >V tn ) V gs =V ent ;V ds =V Si V ent V tn < V zona saturada Si V ent V tn > V zona lineal Transistor pmos V gs=v ent- transistor con canal formado (V gs<v tp) ) V gs =V ent - ;V ds =V - Si V ent V tn <V zona lineal Si V ent V tn >V zona saturada 4/11/008 Facultad de Informática, UPM. 1

7 Inversor MOS. Zonas de funcionamiento i de los transistores stores (IV) Punto (V ent = /). Al igual que en la zona B ambos transistores tendrán canal formado. La zona exacta de funcionamiento dependerá de la tensión de ida V. Si para un inversor siendo V ent = / se cumple que que β n =β p entonces también se cumplirá que: V = / 4/11/008 Facultad de Informática, UPM. 13 Inversor MOS. Zonas de funcionamiento i de los transistores stores (V) Zona D (/< V ent +V tp) ). Transistor nmos V gs = V ent transistor con canal formado (V gs >V tn ) V gs =V ent ;V ds =V Si V ent V tn < V zona saturada Si V ent V tn > V zona lineal Transistor pmos V gs=v ent- transistor con canal formado (V gs<v tp) ) V gs =V ent - ;V ds =V - Si V ent V tn <V zona lineal ent tn Si V ent V tn >V zona saturada 4/11/008 Facultad de Informática, UPM. 14

8 Inversor MOS. Zonas de funcionamiento i de los transistores stores (VI) Zona E (V ent > /+ V tp ). Transistor nmos V gs =V ent transistor con canal formado (V gs >V tn ) V gs = V ent V ds =V zona lineal (V gs -V tn >V ds ) Transistor pmos V gs =V ent - zona de corte (V gs >V tp ) 4/11/008 Facultad de Informática, UPM. 15 Inversor MOS. Zonas de funcionamiento i de los transistores stores (VII) En general, depende de las tensiones umbral para ambos transistores (V tn, V tp ) y de la geometría de sus canales. Zona ondición pmos nmos Salida A 0 V ent <V tn Lineal orte V = B V tn <V ent < / Lin/Sat Lin/Sat V ent = / Lin/Sat Lin/Sat V V ent excepto si: β n =β p D /<V ent < +V tp Lin/Sat Lin/Sat E V ent > /+ V tp orte Lineal V = 0V 4/11/008 Facultad de Informática, UPM. 16

9 Inversor MOS. Zonas de funcionamiento i de los transistores stores (VIII) V 50/1 5/1 V 1 (W n /L n )/(W p /L p )=0.1 Relación resistencia de canal y perfil de la curva V V V ent 5/1 V (W n /L n )/(W p /L p )= 1 V 3 V V 1 5/1 V (W n /L n )/(W p /L p )= 10 V ent 5/1 V 3 uanto menor sea el cociente entre las relaciones de 50/1 aspecto de los transistores nmos y pmos, la curva estará más desplazada hacia la derecha. 4/11/008 Facultad de Informática, UPM. 17 Retardo del inversor MOS Están asociado a la inercia eléctrica inherente al circuito del inversor y estará determinada por su característica R. Este comportamiento se debe a que en la ida del inversor siempre habrá una carga capacitiva. Dentro de esta carga capacitiva podrían considerarse las capacidades db y sb (ver diagrama de capacidades del transistor MOS). Pero por ser éstas muy pequeñas en relación a las capacidades de puerta en las idas, no serán tomadas en cuenta para analizar los retardos. 4/11/008 Facultad de Informática, UPM. 18

10 Tiempos de transición en la ida del inversor MOS (I) Transición alta-baja Instante inicial t= t 1 V V = ondensador 1 cargado. v v ondensador descargado. Transición baja-alta Instante inicial t= t V =0 v ent ondensador 1 descargado. ondensador cargado. V SS V v V SS = p (pmos) 1 = p (nmos) 4/11/008 Facultad de Informática, UPM. 19 Tiempos de transición en la ida del inversor MOS (II) Transición alta-baja i ids i 1 constante dv dv v v SS 1 R n dv dv SS R p i dv v v R SS dv 1 n dv v 1 dv v R n SS R n 1 i 1 i ds V SS V SS V 4/11/008 Facultad de Informática, UPM. 0

11 Tiempos de transición en la ida del inversor MOS (III) Transición alta-baja 1 dv v v R n SS R p p i v SS 0V V v ( t ) V e tt 1 HL R n 1 i 1 i ds V SS V SS 4/11/008 Facultad de Informática, UPM. 1 Tiempos de transición en la ida del inversor MOS (IV) Transición baja-altaalta i 1 i i i ds constante -I ds 1 dv dv SS dv dv v v R p R p i V dv v v dv i R 1 n 1 R 1 p 1 dv dv v v R p V SS V SS 4/11/008 Facultad de Informática, UPM.

12 Tiempos de transición en la ida del inversor MOS (V) Transición baja-altaalta dv v v i R p 1 Rp -I ds v SS 0V V v ( t ) V 1 e tt LH 1 R n 1 i 1 V SS V SS 4/11/008 Facultad de Informática, UPM. 3 Tiempos de transición en la ida del inversor MOS (VI) V ent t t 1 t onsideramos que la transición se ha completado tras un tiempo igual a 4τ 4 HL 4 LH 4/11/008 Facultad de Informática, UPM. 4

13 Tiempos de transición en la ida del inversor MOS (VII) Obtenemos en ambos casos la expresión de un circuito R donde el valor de la capacidad es la suma de éstas (paralelo de dos capacidades). Transición alta-baja LH =R p ( 1 + )= R p p t LH = 4 LH = 8 R p p onstante de tiempo o constante R. Transición alta-baja HL =R n ( 1 + )= R n p Tiempo de transición t HL =4 HL = 8 R n p 4/11/008 Facultad de Informática, UPM. 5 Retardos de propagación del inversor MOS (I) El retardo de propagación se calcula cu a a partir del punto en que V ent haya alcanzado el 50% de su transición hasta que V haya alcanzado también el punto de 50%. Por regla general R p R n por tanto: t plh t phl V ent Retardo de propagación Señal de 50% 50% entrada t p = (t phl + t plh )/ V ent V V t phl t plh Señal de ida 50% 50% 90% t 10% t f t r t 4/11/008 Facultad de Informática, UPM. 6

14 Retardos de propagación del inversor MOS (II) 0.5V V tt e HL 1 e x 0.5 x ln t phl t HL 1 0.5V V 1 tt e LH e x 0.5 x ln t plh t LH 4/11/008 Facultad de Informática, UPM. 7 Disipación de potencia en el inversor MOS (I) La disipación de potencia en un inversor tiene tres componentes: Estática. orrientes de fuga a través del sustrato. orrientes de fuga a través del canal del transistor cuando V gs < V t. Dinámica. Disipación a través de la capacidad de carga L. Disipación por la vía de conducción directa entre la fuente y masa. 4/11/008 Facultad de Informática, UPM. 8

15 Disipación de potencia en el inversor MOS (II) omponente estática. orrientes de fuga a través del sustrato. orrientes de fuga a través del canal del transistor cuando V gs < V t. gs t v v V = orriente de fuga del drenador orriente de fuga subumbral 4/11/008 Facultad de Informática, UPM. 9 Disipación de potencia en el inversor MOS (III) omponente estática. Tiene su origen en los portadores generados térmicamente, t por lo que esta componente es muy dependiente de la temperatura. Ejemplo: a 85 º (temperatura de trabajo límite) las corrientes de fuga se multiplican por 60 respecto al nivel, que tienen éstas a temperatura ambiente (7º) ). La potencia estática disipada, debida a las dos corrientes de fuga señaladas anteriormente, puede determinarse por la expresión: P est I fuga V 4/11/008 Facultad de Informática, UPM. 30

16 Disipación de potencia en el inversor MOS (IV) omponente estática. orrientes de fuga a través del sustrato. Las corrientes de fuga tienen la misma naturaleza que la corriente inversa de las uniones pn. Están en un orden de entre 0.1 na y 0.5 na. Son muy pequeñas y pueden ser despreciadas. Ejemplo: para 1 millón de puertas operando a 5V, la potencia consumida es de 0.5mW 4/11/008 Facultad de Informática, UPM. 31 Disipación de potencia en el inversor MOS (V) omponente estática. orrientes de fuga a través del canal del transistor cuando V gs < V t. uanto menor es la tensión umbral en valor absoluto, mayor es la corriente de fuga para V gs =0V ypor lo tanto mayor es el consumo en potencia debido a esta componente. Para evitar este efecto, la tensión umbral se sitúa en valores superiores a 0.3V en valor absoluto. Estas corrientes son más significativas que las anteriores y por tanto tienen una mayor participación en la disipacióni ió de potencia. 4/11/008 Facultad de Informática, UPM. 3

17 Disipación de potencia en el inversor MOS (VI) omponente dinámica. Está relacionada con la disipación que tiene lugar durante las transiciones. i Para los circuitos MOS esta componente es mucho más relevante que la componente estática. 4/11/008 Facultad de Informática, UPM. 33 Disipación de potencia en el inversor MOS (VII) omponente dinámica. Disipación a través de la capacidad de carga L. En cada ciclo de conmutación la capacidad L se carga a través del transistor pmos. La energía cedida por la fuente durante la transición baja-alta en parte se acumula en la capacidad y en parte se consume a través de la resistencia R p del transistor pmos. Durante la transición alta-baja, la energía acumulada en la capacidad se consume a través de la resistencia R n del transistor nmos. 4/11/008 Facultad de Informática, UPM. 34

18 Disipación de potencia en el inversor MOS (VIII) omponente dinámica. Disipación a través de la capacidad de carga L. Determinación analítica de la energía aportada por la fuente en un ciclo de conmutación. v V i V V = V = 0V L v L i i V t i V es la corriente suministrada por la fuente. arga Descarga t 4/11/008 Facultad de Informática, UPM. 35 Disipación de potencia en el inversor MOS (IX) omponente dinámica. Disipación a través de la capacidad de carga L. La energía entregada por la fuente en cada ciclo será: E dv i t V V L 0 0 V L V dv LV 0 4/11/008 Facultad de Informática, UPM. 36

19 Disipación de potencia en el inversor MOS (X) omponente dinámica. Disipación a través de la capacidad de carga L. E La energía acumulada en la capacidad de carga L será: dv ic t V t L 0 V t L 0 V dv 1 L V L V dv 0 0 L V 4/11/008 Facultad de Informática, UPM. 37 Disipación de potencia en el inversor MOS (XI) omponente dinámica. Disipación a través de la capacidad de carga L. De las dos expresiones se puede deducir que: De la energía total cedida por la fuente, la mitad se acumula en la capacidad de carga L ylaotramitadse consume en el transistor pmos. La energía acumulada en L se disipará en el transistor nmos durante la transición alta-baja. Importante: esta energía es independiente de las dimensiones (y por tanto de la resistencia) del transistor pmos. 4/11/008 Facultad de Informática, UPM. 38

20 Disipación de potencia en el inversor MOS (XII) omponente dinámica. Disipación a través de la capacidad de carga L. En cada ciclo de conmutación se consume una energía: E V L V Si la frecuencia (velocidad) de conmutación de puerta viene dada por f, la potencia disipada será: P din V L f 4/11/008 Facultad de Informática, UPM. 39 Disipación de potencia en el inversor MOS (XIII) omponente dinámica. Disipación a través de la capacidad de carga L. El avance tecnológico busca aumentar tanto la velocidad de operación de las puertas como el número de estas (densidad) presente en un chip. Por tanto la potencia dinámica disipada tiende a aumentar y es un factor muy importante a considerar en el diseño. Ejemplo: Para una frecuencia de 100MHz, = 5V y una capacidad de carga L= 30fF/puerta, la potencia dinámica disipada es de: P din =75W/puerta Si consideramos un chip que integre un millón de puertas entonces la potencia dinámica disipada es de: P din = 75W 4/11/008 Facultad de Informática, UPM. 40

21 Disipación de potencia en el inversor MOS (XIV) omponente dinámica. Disipación a través de la capacidad de carga L. El análisis anterior es un tanto pesimista porque supone que todas las puertas están conmutando en cada ciclo. Una estimación ió más realista es suponer que alrededor d del 0% de las puertas estarán en tal situación simultáneamente. La potencia disipada quedaría entonces reducida a 1/5 parte: P din =15W/puerta Para un millón de puertas: P din = 15W 4/11/008 Facultad de Informática, UPM. 41 Disipación de potencia en el inversor MOS (XV) omponente dinámica. Disipación a través de la capacidad de carga L. Una forma muy interesante de reducir el consumo de potencia por este concepto es trabajar con fuentes de tensión menores que 5V, como por ejemplo 3V o 3.3V. 3V Recuérdese que la potencia consumida crece de forma cuadrática con respecto al valor de. Ejemplo: reduciendo de 5V a 3V en el ejemplo anterior la potencia se reduce en un factor igual a.77: P din = 5.4W/puerta Para un millón de puertas: P din =5.4W 4/11/008 Facultad de Informática, UPM. 4

22 Disipación de potencia en el inversor MOS (XVI) Disipación por conducción directa entre fuente y masa. Esta componente dinámica tiene su explicación en que los tiempos de elevación y de caída de la tensión de entrada al inversor eso no son cero. Suposición ideal en el análisis de carga-descarga de la capacidad L. capac dad L Vamos a analizar una aproximación más real al problema donde definiremos dos tiempos. Tiempo de subida o t r ( rise ) Tiempo de bajada o t f ( fall ) (fall). 4/11/008 Facultad de Informática, UPM. 43 Disipación de potencia en el inversor MOS (XVII) Disipación por conducción directa entre fuente y masa. -V t (pmos) V ent V t (nmos) t ( ) t t r t f i cortoircuito I pico Simplificaciones que tomamos para el análisis: >> V t El perfil de la corriente es prácticamente triangular durante las transiciones. t 4/11/008 Facultad de Informática, UPM. 44

23 Disipación de potencia en el inversor MOS (XVIII) omponente dinámica. Disipación por conducción directa entre fuente y masa. La energía que se disipa por este concepto para cada ciclo será: Área del triángulo E dp V I pico t r V I pico t f V tr t f I pico I pico es el valor máximo de corriente, que se alcanza durante las transiciones cuando ninguno de los transistores está funcionando en zona de corte. 4/11/008 Facultad de Informática, UPM. 45 Disipación de potencia en el inversor MOS (XIX) Disipación por conducción directa entre fuente y masa. Para una frecuencia de conmutación f, tendremos: P dp t r t f V I pico f La aportación debida a la disipación de potencia por conducción directa entre fuente y masa es sustancialmente menor que la debida a la capacidad de carga. 4/11/008 Facultad de Informática, UPM. 46

24 Disipación de potencia en el inversor MOS (XX) Potencia total consumida por el inversor. Será la suma de las expresiones anteriores, es decir: P Tot P est P din P dp Desarrollando la expresión tenemos: P Tot I fuga V V L f t r t f V I pico f 4/11/008 Facultad de Informática, UPM. 47 Puerta de transmisión (I) () Es una estructura formada por un transistor (pmos o nmos). Tiene por misión transmitir una señal de un lado a otro de la misma cuando la entrada de control () conectada al terminal de puerta esté adecuadamente activada. G G Puerta de transmisión pmos Puerta de transmisión nmos 4/11/008 Facultad de Informática, UPM. 48

25 Puerta de transmisión (II) Puerta pmos. Si V g = Transistor en corte. Entrada y ida desconectadas. d Si V g=v SS Transistor activo Si además V ent = V = Si además V ent = V SS V =-V t = V t 4/11/008 Facultad de Informática, UPM. 49 Puerta de transmisión (III) Puerta nmos. Si V g = 0V Transistor en corte. Entrada y ida desconectadas. d Si V g =5V Transistor activo g Si además V ent = V = -V t Si además V ent = V SS V = V SS 4/11/008 Facultad de Informática, UPM. 50

26 Puerta de transmisión (IV) Las puertas de transmisión pmos degradan los valores lógicos bajos, mientras que las puertas de transmisión nmos degradan los valores lógicos altos. Este efecto se debe a que se requiere un voltaje umbral entre puerta y sustrato por lo que la señal transmitida disminuirá en V t Además, a cada transistor en on le corresponde una resistencia R on y una capacidad de puerta/canal g en todo momento. g 4/11/008 Facultad de Informática, UPM. 51 Puerta de transmisión (V) Restricciones. La entrada de una puerta de transmisión no debe ser atacada por la ida de otra puerta de transmisión ió del mismo tipo, puesto que la degradación se superpone. GND GND V t GND GND -V t V GND Vt GND GND -V t 4/11/008 Facultad de Informática, UPM. 5

27 Restricciones. Puerta de transmisión (VI) El número de puertas de transmisión conectadas en serie no debe exceder de 4. La razón está en que cada puertas contribuye a un tiempo de retardo proporcional a R on g. El retardo final será proporcional al cuadrado del número de puertas (n ). Ron Ron Ron Ron GND GND g g g g En caso de tener que utilizar más de 4 puertas, se procede a subdividirlas en grupos de 4 e intercalar entre ellas un inversor. 4/11/008 Facultad de Informática, UPM. 53 Puerta de transmisión MOS G V ent V V V V ent V pmos nmos Situación 0 x x sin canal sin canal Desconexión canal canal pleno onexión por estrangulado nmos 0 canal pleno canal onexión por estrangulado pmos G 4/11/008 Facultad de Informática, UPM. 54

28 ircuitos lógicos elementales MOS (V) Puertas triestado. Un par de transistores (uno pmos y otro nmos, que comparten una misma señal de control ) sirven para aislar la puerta del resto de un circuito cuando se activa dicha señal de control. V V Red pmos Red pmos v v Red nmos Red nmos 4/11/008 Facultad de Informática, UPM. 55