INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

Documentos relacionados
PRÁCTICAS DE CIRCUITOS LÓGICOS PRÁCTICA 8

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

CURSO: ELECTRÓNICA DIGITAL UNIDAD 2: SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA 1. CIRCUITOS ARITMÉTICOS

SUMADORES Y COMPARADORES

Sistemas Digitales I Taller No 2: Diseño de Circuitos combinacionales usando VHDL

PRÁCTICA 1b: SUMA Y RESTA BINARIA

CBTIS 122 CIRCUITOS DIGITALES ACADEMIA DE MECATRONICA INDICE

SUMADOR RESTADOR DE 3 BITS EN BINARIO NATURAL.

GUIA DIDACTICA DE ELECTRONICA N º12 1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6

Universidad Nacional de Quilmes

CIRCUITOS ARITMÉTICOS

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

Solecmexico Página 1 SUMADOR BINARIO

CURSO: ELECTRÓNICA DIGITAL SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: ING. JORGE ANTONIO POLANÍA

Puertas lógicas NAND, NOR y OR exclusiva Práctica # 10

Práctica 1 Transistor BJT Región de Corte Saturación Aplicaciones

UNIVERSIDAD DEL VALLE ESCUELA DE INGENIERIA ELÉCTRICA Y ELÉCTRONICA CÁTEDRA DE PERCEPCIÓN Y SISTEMAS INTELIGENTES

INSTITUTO POLITÉCNICO NACIONAL

PRÁCTICA 7. CIRCUITOS ARITMÉTICOS

Procedimiento para alambrar una Función

GUÍA DE APRENDIZAJE CIRCUITOS LOGICOS COMBINACIONALES

Práctica 5. Generadores de Señales de Reloj y Flip-flops

PUERTAS LOGICAS. Objetivo específico Conectar los circuitos integrados CI TTL Comprobar el funcionamiento lógico del AND, OR, NOT, NAND y NOR

Ing. Yesid E. Santafe Ramon CIRCUITOS LÓGICOS COMBINATORIOS

OPERACIONES BÁSICAS BINARIAS

DEPARTAMENTO DE CIENCIAS BÁ SICAS E INGENIERÍAS INGENIERÍA EN TELEMÁ TICA

Experimento 6: Transistores MOSFET como conmutadores y compuertas CMOS

El número decimal 57, en formato binario es igual a:

LABORATORIO N 04: Compuertas Básicas, Universales y Especiales

Comprobar la funcionalidad de un lista determinada de circuitos integrados existentes en el laboratorio de digitales, a través de microcontroladores,

FUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas

INGENIERIA ELECTRÓNICA

Tema 3. 2 Sistemas Combinacionales

SIMULACIÓN CON PROTEUS

DIE UPM. Se dispone de una etapa amplificadora conectada a una resistencia de carga R L de valor 1KΩ en paralelo con un condensador C L.

Sistemas Digitales. Circuitos Codificadores

INDICE. XIII Introducción. XV 1. Introducción a la técnica digital 1.1. Introducción

Práctica 4: Universalidad de las compuertas NAND y NOR

INDICE 1. Operación del Computador 2. Sistemas Numéricos 3. Álgebra de Boole y Circuitos Lógicos

Practica Nº4 Multiplexores

MATEMÁTICAS PARA LA COMPUTACIÓN CAPÍTULO 1. SISTEMAS NUMÉRICOS

Componentes indispensables Un (1) 74LS181 ALU Un (1) 74 LS 47 Un display 7seg Ánodo Común

TEMA 6. Circuitos Aritméticos.

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERÍA DISEÑO DE SISTEMAS DIGITALES PROF.: FONSECA CHÁVEZ ELIZABETH TRABAJO MIMIPROYECTOS

PRÁCTICA 3 Montaje y evaluación de sistemas digitales combinacionales.

Matemáticas Básicas para Computación

LABORATORIO DE FÍSICA ELECTRÓNICA. Elaborado para la UNAD por:

DISEÑO CURRICULAR ELECTRÓNICA DIGITAL

Práctica 1. Compuertas Lógicas

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

^6+1 2^5+1 2^2+1 2^1+1 2^ ^6+1 2^0-65.

SISTEMA DE PROYECTOS DE LA INGENIERÍA EN MECATRÓNICA

La circuitería interna del 555 según National Semiconductors, es la siguiente:

GUIA DE COMPONENTE PRACTICO

Subsistemas aritméticos y lógicos. Tema 8

Circuitos combinacionales aritméticos (Parte II)

Experimento 5: Transistores BJT como interruptores: Multivibradores

Proyecto de Electrónica. Contador digital de 0 a 9

Electrónica Básica. Aritmética Binaria. Electrónica Digital. José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

Representación de números enteros: el convenio exceso Z

DISEÑO DE CIRCUITOS LOGICOS COMBINATORIOS

2º CURSO INGENIERÍA TÉCNICA EN INFORMÁTICA DE GESTIÓN TEMA 3 UNIDAD ARITMÉTICO- LÓGICA JOSÉ GARCÍA RODRÍGUEZ JOSÉ ANTONIO SERRA PÉREZ


Uso del ProjectBoard, ProtoBoard, BreadBoard

Tema I. Sistemas Numéricos y Códigos Binarios

PRACTICA Nº3: FAMILIAS LOGICAS

ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES PRÁCTICAS DE LÓGICA CABLEADA

Pontificia Universidad Católica del Ecuador

LABORATORIO DE ELEMENTOS DE ELECTRONICA

BIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI

Diseño de una calculadora

UNIVERSIDAD DE PUERTO RICO EN HUMACAO DEPARTAMENTO DE FISICA Y ELECTRONICA PROGRAMA DE GRADO ASOCIADO EN TECNOLOGIA ELECTRÓNICA

Resistores en circuitos eléctricos

5.1.1 Sumadores con anticipación de Acarreo. g i = a i b i. c i = c i-1 p i + g i s i = p i + c i-1. c 0 = g 0 + c -1 p 0

APLICACIONES LINEALES DEL AMPLIFICADOR OPERACIONAL

PROGRAMA INSTRUCCIONAL CIRCUITOS DIGITALES

Representación de datos y aritmética básica en sistemas digitales

MANUAL DE PRÁCTICAS DE LABORATORIO

T6. CIRCUITOS ARITMÉTICOS

Proyecto final Diseño de un circuito secuencial. utilizando un contador binario de cuatro bits

TRABAJO PRÁCTICO Nº 2 ANÁLISIS DE CIRCUITOS DE CORRIENTE CONTINUA

Electrónica Digital. Fco. Javier Expósito, Manuel Arbelo, Pedro A. Hernández Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas

PRÁCTICAS DE ELECTRICIDAD Y ELECTRÓNICA CON CROCODILE. Lucía Defez Sánchez Profesora de la asignatura tecnología en la ESO

-5.2 SUMADOR CON MULTIPLES SUMANDOS.

Práctica 7. Control de una Máquina Expendedora Mediante Máquinas de Estado Finito (FSM)

Flip-flop SR con compuertas NAND y NOR. Por: Romero Reyes Roció Germana Laboratorio de Sistemas Digitales II Prof. J.

REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDADD PEDAGOGICA EXPERIMENTAL LIBERTADOR INSTITUTO PEDAGOGICO DE BARQUISIMETO LUIS BELTRAN PRIETO FIGUEROA

Programa de Tecnologías Educativas Avanzadas. Bach. Pablo Sanabria Campos

Pontificia Universidad Católica del Ecuador

Circuito de Offset

BJT como amplificador en configuración de emisor común con resistencia de emisor

k k N b Sistemas Númericos Sistemas con Notación Posicional (1) Sistemas con Notación Posicional (2) Sistemas Decimal

Electrónica Digital - Guión

Compuertas Lógicas. M. en C. Erika Vilches

Universidad Nacional Autónoma de México. Facultad de Ingeniería TRABAJO DE MINIPROYECTOS

REALIZACIÓN DE UN SISTEMA CORRECTOR DEL FACTOR DE POTENCIA (PFC), PARA SU APLICACIÓN EN SISTEMAS CD/CD

Prerrequisito: Número de Horas Totales 160 Hrs Teoría: 120 Práctica: 40 Horas semanales: 8 Créditos: 17

Bloques Combinacionales

Transcripción:

ac INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA PRÁCTICAS DE CIRCUITOS LÓGICOS LABORATORIO DE COMPUTACIÓN IV PRÁCTICA 4 NOMBRE DE LA PRACTICA: Sumador y Restador. OBJETIVO DE LA PRACTICA: El alumno comprobará el funcionamiento del diseño de un sumador, un semisumador, un restador y un semirestador, utilizando compuertas básicas. DURACION: Cuatro horas. MATERIAL NECESARIO: Fuente de voltaje de 5V. Dos DIP de 8. Doce diodos LED, no importa el color. Dieciocho resistencias de 470W. Dos tablillas para conexiones (protoboard). Los siguientes circuitos integrados o equivalentes: Dos 74LS08, dos 74LS86, dos 74LS32 y un 74LS04. Alambre para conexiones. AUTORES: PROFESOR: M. en C. Salvador. Saucedo Flores. Ext. 54797 PROFESOR: Ing. Pablo Fuentes Ramos. Ext. 54797 ALUMNO PIFI: Romero Reyes Rogelio. P-4-1

SEMISUMADOR.. Éste contiene un bit para el cosumado, otro para el sumado y se puede tener un bit de acarreo, C. Tabla funcional Salida S Acarreo C Logigrama del semisumador P-4-2

Y su circuito topológico es: Donde S es representado por el diodo LED 1 y el diodo LED 2 es C. SUMADOR COMPLETO: Cuando además de tener los 2 bits correspondientes al cosumado y al asunto, se tiene un acarreo inicial C 0, con acarreo final C. Tabla funcional Salida S Acarreo C P-4-3

Y su logigrama es: Donde la compuerta O de tres entradas se obtuvo a partir de dos compuertas O de dos entradas. Y su circuito topológico es: Donde el diodo LED 1 es S y el diodo LED 2 es C. P-4-4

Obtención de un sumador completo a partir de dos semisumadores: Y su circuito topológico es: Donde el diodo LED 1 es S y el diodo LED 2 es C. SEMIRESTADOR: Es aquel que tiene un bit para el minuendo y otro para el sustraendo. Para el caso que un bit de minuendo sea menor que el bit de sustraendo se tendrá un préstamo P. Tabla funcional P-4-5

Salida R Préstamo P Logigrama del semirestador: Circuito topológico del semirestador: Donde el diodo LED 1 es R y el diodo LED 2 es P. P-4-6

RESTADOR COMPLETO: Es aquel que considera un P 0 préstamo inicial aunado al bit de minuendo y el bit del sustraendo. Tabla funcional Salida R Préstamo P Logigrama del restador completo: P-4-7

Circuito topológico del restador completo: El diodo LED 1 es R y el diodo LED 2 es P. Donde nuevamente la compuerta O de tres entradas se puede obtener a partir de dos compuertas O de dos entradas. Obtención de un restador completo a partir de dos semirestadores. Circuito topológico de un restador completo hecho a partir de dos semirestadores: Donde el diodo LED 1 es R y el diodo LED 2 es P. P-4-8

PROCEDIMIENTO EXPERIMENTAL Armar los siguientes circuitos y comprobar sus señales de salida, sus acarreos y sus prestamos; basándose en las tablas funcionales antes vistas. Circuito topológico donde se encuentran los tres sumadores: Los LED 1 y 2 representan la señal de salida del semisumador S y C respectivamente, los LED 3 y 4 representan la señal de salida del sumador completo, S y C, y los LED 5 y 6 representan la señal de salida S y C respectivamente del sumador completo hecho a base de dos semisumadores. Circuito topológico que contiene los tres restadores: Los LED 1 y 2 representan la señal de salida del semirestador R y P respectivamente, los LED 3 y 4 representan R y P, la señal de salida del restador completo, los LED 5 y 6 representan la señal de salida R y P respectivamente del restador completo hecho a base de dos semirestadores. P-4-9

NOTA: El alumno o el equipo de trabajo deberá presentarse al laboratorio con los circuitos anteriores ya armados. CUESTIONARIO 1. Qué diferencia existe entre un sumador completo y un semisumador? 2. Encontraste alguna diferencia en las señales de salida del sumador completo y del sumador hecho a base de dos semisumadores? Por qué? 3. En cuántas formas podrías simular una compuerta O de tres entradas? Cuáles son? Qué circuitos integrados ocuparías? 4. Qué entiendes por un semirestador? 5. Cuál es el resultado de la suma en sistema numérico binario de las siguientes cantidades: 011 + 001 =? 6. Cuál es el resultado de la resta en sistema numérico binario de las siguientes cantidades: 010-001 =? 7. Hacer la tabla de verdad para el siguiente circuito MSI Polarizar el CI con Vcc en la pata 16 y aterrizar la 8. A, B, C, D y C 0 son entradas; S 0, S 1, S 2, S 3 y C 4 son salidas P-4-10