OPERACIONES BÁSICAS BINARIAS

Documentos relacionados
OPERACIONES BÁSICAS BINARIAS

Figura 1: Suma binaria

OPERACIONES BINARIAS. La técnica que se utiliza en los sistemas binarios para la suma y la resta, también se utiliza para los sistemas binarios.

PRÁCTICAS DE CIRCUITOS LÓGICOS PRÁCTICA 8

Sistemas numéricos -aritmética- Taller de programación

SUMADORES Y COMPARADORES

ARQUITECTURA DE COMPUTADORES INFORME DE LABORATORIO Nº 2 CÁRDENAS MOYA JOSÉ GABRIEL TUTOR ING. HAIMER GUTIERREZ

SUMADOR RESTADOR DE 3 BITS EN BINARIO NATURAL.

CIRCUITOS ARITMÉTICOS

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA

Subsistemas aritméticos y lógicos. Tema 8

Sumadores. Tipos de sumadores: Half-adder. Full-Adder. Carry-Look-Ahead. Carry-select.

TEMA 6 UNIDAD ARITMÉTICO LÓGICA

UNIDAD II CIRCUITOS LÓGICOS COMBINATORIOS

Circuitos combinacionales aritméticos (Parte II)

FUNDAMENTOS DE SISTEMAS DIGITALES. Tema 2: Lógica combinacional (I): Funciones aritmético-lógicas

DEPARTAMENTO DE CIENCIAS BÁ SICAS E INGENIERÍAS INGENIERÍA EN TELEMÁ TICA

Circuitos electrónicos digitales. Unidades Aritméticas Lógicas. Departamento de Tecnología Electrónica Universidad de Sevilla

Suma Resta Multiplica. División Alg. Boole Tbla Verdad Circuitos Karnaugh

Fundamentos de Computadores. Tema 5. Circuitos Aritméticos

INGENIERIA ELECTRÓNICA

Solecmexico Página 1 SUMADOR BINARIO

INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA INGENIERIA EN COMUNICACIONES Y ELECTRÓNICA ACADEMIA DE COMPUTACIÓN

ANALISIS Y DISEÑO DE CIRCUITOS ARITMÉTICOS

Circuitos Lógicos Combinatorios. Ing. Jorge Manrique 2004 Sistemas Digitales 1

Lógica Computacional. Aritmética binaria

parte del tiempo de procesamiento en realizar este tipo de Es importante por que una computadora consume gran

TEMA 6 ARITMÉTICA BINARIA Y CIRCUITOS ARITMÉTICOS

Los sistemas de numeración se clasifican en: posicionales y no posicionales.

PRÁCTICA 1b: SUMA Y RESTA BINARIA

ÍNDICE CAPÍTULO 1. CÓDIGOS DE NUMERACIÓN CAPÍTULO 2. ÁLGEBRA DE CONMUTACIÓN Y FUNCIONES LÓGICAS... 37

Tema I. Sistemas Numéricos y Códigos Binarios

MATEMÁTICAS PARA LA COMPUTACIÓN CAPÍTULO 1. SISTEMAS NUMÉRICOS

TEMA 6. Circuitos Aritméticos.

TEMA 5.3 SISTEMAS DIGITALES

GUIA DIDACTICA DE ELECTRONICA N º12 1. IDENTIFICACION ASIGNATURA GRADO PERIODO I.H.S. TECNOLOGIA ONCE CUARTO 6

LÓGICA SECUENCIAL Y COMBINATORIA

Realizar las siguientes operaciones en c-a-2 utilizando el número mínimo de bits necesario para que no haya desbordamiento: 3 + 7, 5 7, 13 8, 10 6.

TEMA II SISTEMAS DE NUMERACIÓN USUALES EN INFORMÁTICA.

Oliverio J. Santana Jaria. Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Los objetivos de este tema son:

Organización de Computadoras

Electrónica Básica. Aritmética Binaria. Electrónica Digital. José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

Tema 3. Operaciones aritméticas y lógicas

OPERACIONES CON NÚMEROS BINARIOS

PRÁCTICA 1b: SUMA Y RESTA BINARIA

TEMA III: OPERACIONES CON LOS DATOS

GUÍA DE APRENDIZAJE CIRCUITOS LOGICOS COMBINACIONALES

Sistemas numéricos. Sistemas numéricos. Notación posicional o ponderada. Números en base 10. Notación posicional regular. Notación posicional regular

Realizar la siguiente suma y expresar el resultado en hexadecimal: Teniendo los 3 valores expresados en la misma base, podemos realizar la suma:

k k N b Sistemas Númericos Sistemas con Notación Posicional (1) Sistemas con Notación Posicional (2) Sistemas Decimal

-5.2 SUMADOR CON MULTIPLES SUMANDOS.

T6. CIRCUITOS ARITMÉTICOS

CIRCUITOS ARITMÉTICOS. Tema 5: CIRCUITOS ARITMÉTICOS

CURSO: ELECTRÓNICA DIGITAL UNIDAD 2: SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: JORGE ANTONIO POLANÍA 1. CIRCUITOS ARITMÉTICOS

Sistemas Digitales - Examen temas 1, 2 y 3 - (6 de Abril 2016)

Capítulo 5. Los números reales y sus representaciones Pearson Education, Inc. Diapositiva 5-2-1

Tema 3: Operaciones aritméticas y lógicas

Realizar las siguientes operaciones en c-a-2 utilizando el número mínimo de bits necesario para que no haya desbordamiento: 3 + 7, 5 7, 13 8, 10 6.

BIBLIOGRAFIA TEORIA DE CIRCUITOSY DISPOSOTIVOS BOYLESTAD ELECTRONICA DIGITAL TOKHEIM SISTEMAS DIGITALES TOCCI

Multiplicación. Multiplicación. Martín Vázquez Arquitectura I - Curso 2013 UNICEN. Notación dot

CURSO: ELECTRÓNICA DIGITAL SISTEMAS COMBINATORIOS - TEORÍA PROFESOR: ING. JORGE ANTONIO POLANÍA

FUNCIONES ARITMÉTICAS Y

Electrónica Digital I (ED21) Sesión: 3 Aritmética Binaria. Ing. José C. Benítez P.

Sistemas Digitales Ingeniería Técnica en Informática de Sistemas Curso Aritmética binaria

Tema 2: Sistemas y códigos numéricos


Puertas lógicas NAND, NOR y OR exclusiva Práctica # 10

Por ejemplo, los números binarios sin signo que se pueden construir con 4 bits son: bit más significativo more significant bit (msb)

Tema 4 - Bloques combinacionales

Realizado por Pablo Yela

ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES II Curso PROBLEMAS TEMA 4: Unidad Aritmético Lógica

LABELN-ELN Laboratorio Nº 5 Circuitos Lógicos Combinacionales

LECCIÓN 1. CIRCUITOS ARITMÉTICOS DE SUMA Y RESTA DE ENTEROS

Algoritmos Multiplicación División

NUMEROS ENTEROS ( Z)

SITEMA BINARIO, OCTAL Y HEXADECIMAL: OPERACIONES

Universidad Autónoma de Baja California

Circuitos Aritméticos. Introducción a los Sistemas Lógicos y Digitales 2012

Sistema Binario. Sonia Alexandra Pinzón Nuñez. Ingeniera de Sistemas

Bloques Aritméticos - Multiplicadores

Aritmética del computador. Departamento de Arquitectura de Computadores

Sistemas de Numeración. I semestre 2011

5.2. Sistemas de codificación en binario

Lógica Secuencial y Combinatoria. Dr. Arturo Redondo Galván 1

PROBLEMA VHDL. 7 dig1. dig2. Entradas : Señales a[3..0] y b [3..0] en código GRAY Salida : Señales Dig1[6..0] y Dig2[6..0] para los visualizadores

CIRCUITOS DIGITALES UNIVERSIDAD CATOLICA DE CUENCA EXT. CAÑAR CATEDRATICO: ING. CRISTIAN FLORES ALUMNO: TITO GUASCO FECHA:

TEMA II REPASO. SISTEMAS DE NUMERACIÓN USUALES EN INFORMÁTICA.

UNIDAD DIDÁCTICA #1 CONTENIDO

Fundamentos de Programación. Sabino Miranda-Jiménez

ARQUITECTURA DE COMPUTADORAS I. Prof. Rosendo Perez Revision 1.6d

INDICE. XIII Introducción. XV 1. Introducción a la técnica digital 1.1. Introducción

4. SUMADORES EN BINARIO PURO (I)

2. Sumadores. Diagrama. Donde a y b son los bits a sumar, S el. resultado de la suma y C el acarreo generado. b EB. Circuito. Tabla de verdad.

Tipos de Datos y Representaciones. Circuitos Digitales, 2º de Ingeniero de Telecomunicación. EITE ULPGC.


Transcripción:

Oscar Ignacio otero H. OPERCIONES ÁSICS INRIS Son circuitos lógicos combinacionales que pueden realizar operaciones de suma, resta, multiplicación y división. SUM INRI Se suman los dos términos sumandos y si el resultado excede se agrega un a la izquierda del sumando que se está analizando (acarreo = carry). 0 0 0 0 0 0 y llevo "" (carry acarreo) 0 0 4 0 0 + 2 + 0 6 carry 0 5 0 + 3 + 0 0 0 8 carry 0 0 2 5 0 + 5 + 0 0 0 0 4 0 carry 0 0 4 6 0 + 4 + 0 0 6 0 carry 0 0 0 7 3 0 0 0 0 + 2 7 9 + 0 0 0 0 0 4 5 2 El circuito semisumador (H = Half dder, SS = semisumador) se utiliza para sumar dos datos únicamente.

Oscar Ignacio otero H. 2 SUMNOS SUM CRREO 0 0 0 0 0 0 0 0 0 + H SS 0V 0V suma Σ = = Ejemplos Realice la tabla de verdad para las sumas () y acarreos () en el siguiente circuito. 0 0 0 f e d c b a 0 0 0 H SS ENTRS SLIS a 0 0 b 0 0 0 0 c 0 d 0 0 0 0 e 0 f 0 0 El sumador completo (F = Full dder, SC = sumador completo) se utiliza para sumar varias columnas de datos.

Oscar Ignacio otero H. 3 ENTRS SLIS SUMNOS CRREO CRREO SUM ENTR SLI Ci 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 + + Ci SUM CRRY Ci F SC Ci H SS H SS Ci 0V suma Σ = Ci ( ) 0V ( ) ( ) Σ = Ci ( ) 74LS32 = Ci ( ) + ( )

Oscar Ignacio otero H. 4 Realice la tabla de verdad para las sumas () y acarreos () en el siguiente circuito. 0 0 0 0 Ci 0 0 0 0 0 0 0 0 h g f e d c b a Ci F SC Sumador en paralelo de 3 bits. 3 2 3 2 + ENTRS SLIS Ci a 0 0 b 0 0 0 0 0 c 0 0 0 d 0 0 0 e 0 0 f 0 0 g 0 0 0 h H SS Ci 2 2 F SC 2 Ci 3 3 F SC 3 8 4 2 SUM

Oscar Ignacio otero H. 5 Si se suman los números binarios 2 (7 decimal) y 02 (6 decimal) en el sumador en paralelo de tres bits automáticamente arroja el resultado 02 (3 decimal). 7 + 0 + 6 0 3 0V SUM CRRY 2 2 SUM2 74LS32 CRRY2 3 3 SUM3 74LS32 CRRY3 Sumador de 4 datos de 2 bits

Oscar Ignacio otero H. 6 Nomenclatura y Procedimiento:,, C y = atos de la columna 2, 2, C2 y 2 = atos de la columna 2 Rt = Respuesta temporal de una suma K = Carry que genera la suma de 2 bits S = Suma total de la columna Or = mpuerta del sumador completo que siempre irá a la columna siguiente lumna : + + C + + = Rt y genera K Rt + C = R2 y genera K2 Rt2 + = S y genera K3 K or K2 = Or sumador completo, la respuesta de la compuerta OR se va para la columna siguiente K3 quedó solo, entonces se va para la columna siguiente lumna 2: 2 + 2 + C2 + 2 + Or + K3 2 + 2 = Rt3 y genera K4 Rt3 + C2 = Rt4 y genera K5 Rt4 + 2 = Rt5 y genera K6 Rt5 + Or = Rt6 y genera K7 Rt6 + K3 = S2 y genera K8 K4 or K5 = Or2 sumador completo, la respuesta de la compuerta OR se va para la columna siguiente K6 or K7 = Or3 sumador completo, la respuesta de la compuerta OR se va para la columna siguiente K8 quedó solo, entonces se va para la columna siguiente lumna 3: Or2 + Or3 + K8 Or2 + Or3 = Rt7 y genera K9 Rt7 + K8 = S3 y genera K0 K9 or K0 = Or4 sumador completo, la respuesta de la compuerta OR se va para la columna siguiente lumna 4: Or4 Or4 = S4

Oscar Ignacio otero H. 7 SUMOR E 4 TOS Y 2 COLUMNS C 2 2 C2 0 0 0 0 0 2 2 4 5 4 5 3 3 K 6 Rt Rt3 6 K4 9 0 9 0 2 3 2 3 Rt4 8 8 K5 Rt2 K2 2 4 5 4 5 2 2 Or 3 Rt5 6 6 K6 3 S 3 K3 9 0 9 0 Rt6 8 8 K7 2 3? S 2 2 C2 C 2 + ------------------------------ S4 S3 S2 S 2 3 S2 K8? S2 2 4 5 6 Or2 9 0 8 Or3 2 3 Rt7 4 5 6 S3? S3 2 3 K9 4 5 6 K0 2 3 Or4? S4 TITLE: Y: TE: SUMOR E 4 TOS Y 2 COL 0//2 PGE: Oscar Ignacio otero Henao REV: Ob /

Oscar Ignacio otero H. 8 IC7483 Sumador mpleto de 4 bits Las entradas y son las de los bits LS (bits menos significativos) y las entradas 4 y 4 son las entradas de los MS (bits más significativos), es común conectar Ci a GN cuando no está conectado a un sumador paralelo precedente. REST INRI Se sustrae del minuendo el sustraendo, entregando como resultado la diferencia; si el sustraendo excede el minuendo se extrae el del minuendo que está a la izquierda convirtiéndose el de la izquierda en 0 y equivaliendo el nuevo minuendo que se está analizando al valor 0 = 2.

Oscar Ignacio otero H. 9 0 0 0 0 y 0 0 presto "" (borrow préstamo) 2 0 0 borrow 0 2 Minuendo 0 Sustraendo 0 iferencia 2 0 0 2 2 borrow 0 0 2 0 7 0 0 5 borrow 0 2 2 0 0 4 0 3 0 0 2 2 0 0 0 2 2 borrow 0 0 5 7 0 3 0 0 0 2 6 2 0 0 2 2 2 borrow 0 0 0 4 9 0 0 3 0 0 0 0 9 2 2 0 0 2 0 2 2 borrow 0 0 0 0 4 2 0 0 0 0 0 2 3 2 0 0 0 8 9 Otro método es: La resta es una suma con el signo cambiado del sustraendo. El signo de un número binario positivo o negativo se cambia tomando su complemento 2. Para restar dos números con signo, se calcula el complemento 2 del sustraendo y se le suma al minuendo con las reglas normales de la suma. El desborde es un bit que se genera al final de los acarreos de la operación (al lado izquierdo) que se debe descartar.

Oscar Ignacio otero H. 0 carreo Minuendo 0 0 Sustraendo 0 0 mplemento 2 0 + iferencia 0 0 0 7 3 = +4 + 4 carreo Minuendo 0 0 0 0 Sustraendo 0 0 mplemento 2 0 0 + iferencia 0 0 26 9 = +7 + 7 Minuendo 0 0 0 0 0 0 Sustraendo 0 0 mplemento 2 0 0 + iferencia 0 4 6 = 2 2 mplemento 2 0 0 0 + 2 Operación: 0000 00000 mplemento 2 del sustraendo: 000000 Minuendo + nuevo sustraendo: 000 Operación: 00 00 (minuendo < sustraendo = resultado negativo) mplemento 2 del sustraendo: 000 Minuendo + nuevo sustraendo: 00 (Resultado negativo) ebido a que el resultado es de valor negativo; entonces, se saca el complemento a 2 para saber el resultado en valor positivo y así poder verificar la respuesta de la operación. El complemento 2 del resultado negativo de 00 es: 0000 (+8). La conversión de binario a decimal del minuendo y el sustraendo es: Minuendo: 39 Sustraendo: 57 Operación: 39 57 = 8 verificando así que la respuesta es correcta.

Oscar Ignacio otero H. El circuito semirestador (HS = Half Susbstractor, SR = semirestador) se utiliza para restar dos datos únicamente. ENTRS SLIS Minuendo Sustraendo iferencia Préstamo o 0 0 0 0 0 0 0 0 0 o HS SR o o = ( ) o = ( ) 74LS04 La compuerta inversora siempre va conectada a la entrada de datos del minuendo. Ejemplos Realice la tabla de verdad para las sustracciones () y préstamos (o) en el siguiente circuito. 0 0 0 f e d c b a 0 0 HS SR o ENTRS SLIS o a 0 b 0 0 0 0 c 0 0 d 0 0 e 0 0 f 0 El restador completo (FS = Full Substractor, RC = restador completo) se utiliza para restar varias columnas de datos.

Oscar Ignacio otero H. 2 ENTRS SLIS Minuendo Sustraendo Préstamo Entrada iferencia i o 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Préstamo Salida i IFERENCI PRÉSTMO i HS SR o HS SR o o i 0V = i ( ) 0V 74LS04 74LS04 ( ) ( ) i ( ) 74LS32 o i o = i ( ) + ( ) FS RC o

Oscar Ignacio otero H. Realice la tabla de verdad para las sustracciones () y los préstamos (o) en el siguiente circuito. 3 0 0 0 0 i 0 0 0 0 0 0 0 0 h g f e d c b a i FS RC o ENTRS SLIS i o a 0 0 0 0 0 b 0 0 c 0 0 0 d 0 0 0 e f 0 0 0 g 0 0 h 0 0 Restador en paralelo de 3 bits. 3 2 3 2 HS SR o i 2 2 FS RC 2 o i 3 3 FS RC 3 o 8 4 2 REST

Oscar Ignacio otero H. Si se restan los números binarios 02 (5 decimal) y 02 (3 decimal) en el restador en paralelo de tres bits automáticamente arroja el resultado 002 (2 decimal). 0 2 0 5 0 3 0 0 2 Nomenclatura y Procedimiento: y = atos de la columna 2 y 2 = atos de la columna 2 3 y 3 = atos de la columna 3 Rt = Respuesta temporal de una resta P = Préstamo que genera la resta de 2 bits = iferencia total de la columna Or = mpuerta del sumador completo lumna : = y P P se va para la columna siguiente. lumna 2: 2 2 P 2 2 = Rt y P2 Rt P = 2 y P3 P2 Or P3 = Or restador completo, la respuesta de la compuerta OR se va para la columna siguiente lumna 3: 3 3 Or 3 3 = Rt2 y P4 Rt2 Or = 3 y P5 P4 Or P5 = Or2 restador completo, la respuesta de la compuerta OR se va para la columna siguiente lumna 4: Or2 Or2 = 4 pero este dato se descarta 4

Oscar Ignacio otero H. FULL SUSTRCTOR - RESTOR COMPLETO E 3 ITS 5 0 0- ----- 00 2 2 0V ORROW 74LS04 IF IF2 74LS04 74LS32 74LS04 3 3 0V ORROW2 IF3 74LS04 74LS32 ORROW3 74LS04 MULTIPLICCIÓN INRI La multiplicación de números binarios se realiza de forma similar a la multiplicación de números decimales, salvo que la suma de los productos parciales se realiza en binario. 0 0 0 0 0 0 0 0 3 Multiplicando 0 0 x 0 x Multiplicador 0 0 0 0 30 Producto 0 0 0 0 0 0 + 0 0 0 0 0 0 = 30

Oscar Ignacio otero H. 6 0 0 22 Multiplicando 0 0 x 0 x Multiplicador 0 0 0 0 0 220 Producto 0 0 0 0 0 0 0 0 0 + 0 0 0 = 220 0 0 0 86 Multiplicando 0 x x Multiplicador 0 0 0 946 Producto 0 0 0 0 0 0 0 0 0 0 0 0 0 + 0 0 0 0 = 946 Ejemplo Multiplicador de 3x3 bits 0 6 Multiplicando x 7 x Multiplicador 0 42 Producto 0 0 + 0 0 0 = 42

Oscar Ignacio otero H. 7 3 2 3 2 x ------------------------------------------ 3 2 32 22 2 33 23 3 + ------------------------------------------- C S5 S4 S3 S2 S IVISIÓN INRI Se realiza de forma similar a la de los números decimales, salvo que las multiplicaciones y restas internas al proceso de la división se hacen en binario. 0 / 0 / ividendo 0 0 0 0 0 0 0 0 0 25 5 0 0 0 0 5 Residuo ivisor ciente

Oscar Ignacio otero H. 0 0 0 0 0 0 0 42 3 0 0 0 4 0 0 0 0 0 8 0 0 0 0 0 0 0 0 0 0 0 0 0 50 6 2 8