PARTE II. TÉCNICAS DE DISEÑO DE CIRCUITOS INTEGRADOS A NIVEL DE LAYOUT

PARTE II. TÉCNICAS DE DISEÑO DE CIRCUITOS INTEGRADOS A NIVEL DE LAYOUT TEMA 4. Caracterización y modelado de dispositivos MOS Curso 04/05 1 Tema 4: Caracterización y modelado de dispositivos MOS 4.0 Introducción 4.1 Estructura Física. 4.2 Características de los dispositivos MOS. 4.2.1 Curvas y ecuaciones características. 4.2.2 Modelo de resistencia y capacidad. 4.3 El inversor CMOS. 4.3.1 Función de transferencia. 4.3.2 Retardos de propagación. 4.3.3 Disipación de potencia/velocidad. 2

Que vamos a aprender en esta parte? - Como las dimensiones del canal determinan las características eléctricas de los transistores - Como se transforma un esquemático en su layout simbólico - Cual el el proceso de fabricación de circuitos integrados - Diseño de circuitos elementales para su integración 3 Generalidades sobre el transistor MOS MOS(Metal Oxide Semiconductor) Unipolares (corrientes debidas a un solo tipo de portadores, huecos o electrones) Control mediante un campo eléctrico Dispositivo simétrico (drenador y fuente) Sencillos de fabricar. Integración alta Poco consumo 4

Tipos de transistores MOS Los transistores que se utilizan actualmente en los circuitos son del tipo ENHANCEMENT (acumulación o enriquecimiento) Controlando convenientemente una tensión (gate) se forma artificialmente un canal por acumulación de carga que permite la circulación de corriente Dependiendo del tipo de semiconductor que forme el canal (P o N), se denominan pmos o nmos. Los circuitos formados por transistores pmos y nmos a la vez, se denominan CMOS (Complementary MOS) 5 Estructura física de los transistores MOS GATE Silicio Policristalino DRAIN G SOURCE G D S D S Aislante N N P P SiO 2 Substrato P Substrato N drenador fuente drenador fuente canal canal 6

Estructura del MOS L Puerta W Drenador o fuente CANAL Drenador o fuente layout 7 Curvas características y ecuaciones del transistor MOS Estructura física y Polarización del transistor nmos Formación del canal: S ++++ G ---- n + n + -- (+Vgs) D Sustrato p (+Vds) Ids n MOS La tensión umbral V t es el voltaje V GS mínimo requerido, que puede originar circulación de corriente cuando se aplica una tensión entre el drenador y la fuente. Si Vgs <Vt (Transistor en OFF o en corte) (Ids=0) donde Vt - Tensión umbral valores típicos: 0,7 0,9 V Símbolo D Vgs<Vt S (Se comporta como un interruptor abierto) 8

Zona de corte o subumbral nmos milivoltios TENSION UMBRAL 1 V 9 Transistor nmos activo S +++ G ---- n + n + ---- (+Vgs) D Sustrato p (+Vds) Ids n MOS Si Vgs > Vt (Transistor en ON ) zona lineal u ohmica (no saturada) (Vgs-Vt) >Vds zona de separación (Vgs-Vt) = Vds zona de saturación (Vgs-Vt) < Vds 10

Curvas características Vgs 5 >Vgs 4 >Vgs 3 >Vgs 2 >Vgs 1 >Vt lineal saturación 11 zona lineal u ohmica (no saturada) (Vgs-Vt) >Vds La ecuación (de primer orden o de nivel 1) que permite describir el comportamiento de la corriente Ids con la tensión Vds de un transistor MOS tiene la forma siguiente: 2 Vds Ids = β ( Vgs Vt) Vds 2 o β Ids = [ 2( Vgs Vt) Vds]Vds 2 Siendo: β -factor de ganancia del transistor β = µε tox W L = µ C µ - movilidad de los portadores (µ p o µ n ) t ox - espesor de la capa de óxido (SiO 2 ) ε -permitividad del medio (SiO 2 ) ox W - ancho del canal W L L - longitud del canal W = K L K - factor dependiente del proceso de fabricación W - relación de aspecto L ε 12 Cox = Capacidad de puerta por unidad de área tox

zona lineal u ohmica (no saturada) (Vgs-Vt) >Vds β Ids = [ 2( Vgs Vt) Vds]Vds 2 Podemos rescribirla de la siguiente forma: Vds Ids = β 2 1 [ 2( Vgs Vt) Vds] y teniendo en cuenta que en esta zona Vds << (Vgs-Vt) la expresión del corchete se puede considerar prácticamente constante, por lo que: Vds Ids β 1 [( Vgs Vt) ] = 1 W K L ( Vgs Vt) = cte 13 zona lineal u ohmica (no saturada) (Vgs-Vt) >Vds De aquí se concluye que en esta zona el transistor se comporta como una resistencia, pudiéndose determinar su valor por: R L 1 W K( Vgs Vt) = Modelo equivalente: cte Rn o Rp D S Nota: esta resistencia será tanto menor cuanto mayor sea la tensión en puerta Vgs R 5 <R 4 <R 3 14

Zona Lineal nmos 15 Zona Lineal nmos 16

zona de saturación (Vgs-Vt) < Vds Se caracteriza por: Ids cte. = Isat Este comportamiento es una consecuencia de la aparición de un fenómeno conocido como estrangulación del canal o pinch-off. Analicemos la variación del perfil del canal (distribución de los portadores presentes en el canal) a medida que va aumentando la tensión Vds 17 zona de saturación (Vgs-Vt) < Vds Fuente Vgs-Vt Drenador Vds Para Vgs>Vt y Vds> (Vgs-Vt) (Zona de saturación, canal estrangulado) n + E r E r n + G D E r D - es fuerte Sustrato p En esta zona, a medida que Vds se hace más grande mayor será la zona estrangulada del canal pero a su vez el campo E D será más intenso, con lo que resulta que el nivel de corriente Ids se mantiene prácticamente constante, es decir, alcanza su nivel de saturación (Isat). Línea de separación entre la zona lineal y la zona de saturación Esta condición se alcanza cuando: Vds = ( Vgs Vt) 18

Ids zona de saturación (Vgs-Vt) < Vds El nivel de corriente será: = β 2 2 2 ( Vgs Vt) = Vds Isat Debido a la reducción efectiva que experimenta el canal en la zona saturada, la expresión analítica utilizada para representar el comportamiento del t. MOS en esta zona tiene la forma: K W Ids( sat) = λ 2 L Modelo equivalente: Ids=Isat β 2 (ecuación de una parábola) ( Vgs Vt) ( 1+ Vds) cte 2 Siendo: λ - factor de modulación del canal (0,02-0,005) D S (Equivale a una fuente de corriente) 19 Zona saturación nmos 20

Curvas características y ecuaciones del transistor pmos Estructura física y Polarización del transistor pmos (-Vds) G (-Vgs) D S p + +++++ p + ++ --------- Sustrato n Zona lineal (+V DD ) (+V DD ) -Ids p MOS Formación del canal Si Vgs < Vt (Transistor en ON ) Si Vgs >Vt (Transistor en OFF o en corte) (Ids=0) donde Vt - Tensión umbral valores típicos: (-1,1) (-1,3 )V Símbolo Zona de lineal Vds > (Vgs-Vt) Zona de saturación Vds < (Vgs-Vt) 21 Zona de corte o subumbral pmos 22

Zona Lineal pmos 23 Zona saturacion pmos 24

Modos Modos de de funcionamiento de de un un transistor MOS MOS nmos pmos Modelo eléctrico equivalente Zona de corte (0<Vgs<Vt) (0>Vgs>Vt) Vgs<Vt Rn o Rp Zona lineal Vds < (Vgs-Vt) Vds > (Vgs-Vt) D S Ids=Isat Zona de saturación Vds > (Vgs-Vt) Vds < (Vgs-Vt) D S 25 Ecuaciones de de un un transistor nmos nmos Zona de corte Vgs<Vt Ids= 0 Zona lineal Vgs>Vt Vds < (Vgs-Vt) Ids µ ncox W = [ 2( Vgs Vt) Vds]Vds 2 L Zona de saturación Vgs>Vt µ C 2 W L n ox 2 Ids( sat) = Vgs Vt ( + λvds) Vds > (Vgs-Vt) ( ) 1 26

Ecuaciones de de un un transistor pmos pmos Zona de corte Vgs>Vt Ids = 0 Zona lineal Vgs<Vt Vds > (Vgs-Vt) µ pcox W Ids = [ 2( Vgs Vt) Vds]Vds 2 L Zona de saturación Vgs<Vt µ C 2 W L p ox 2 Vds < (Vgs-Vt) Ids( sat) = ( Vgs Vt) ( 1+ λvds) 27 Tensión umbral (Efecto de sustrato) La tensión umbral Vt en un transistor MOS no es constante y depende de la diferencia de voltaje entre el sustrato y la fuente del transistor Vsb. A este hecho se le conoce como como efecto de polarización del sustrato o efecto de sustrato La expresión utilizada para reflejar esta dependencia entre Vt y Vsb, es como sigue: V t = V to [ ( 2φ b + V sb ) φ b ] + γ 2 donde: φ b = V sb V to γ kt ln q diferencia de tensión entre fuente y sustrato tensión umbral del transistor cuando V sb = 0 constante que refleja el efecto de polarización del sustrato N n i A (valores típicos: 0,4 V 0.5 ) potencial del sustrato 28

N A n i Tensión umbral (cont.) 16 3 densidad de portadores en el sustrato (semiconductor dopado) ( 10 cm ) 10 3 densidad de portadores en el semiconductor intrínseco ( 10 cm ) En el programa de simulación de circuitos SPICE (Simulation Program with Integrated Circuit Emphasis) estos parámetros reciben la siguiente denominación: parámetro γ SPICE (denominación) GAMMA Unidades V 0.5 Valores típicos (1 µm) nmos pmos 0,4 0, 4 V to VTO V 0,7-1,1 N A NSUB cm -3 2x10 16 4x10 16 φ s = 2φ b PHI V 0,37 0,36 29 Ejercicio - 1 Para las condiciones de polarización de un dispositivo nmos y otro pmos, mostradas en la siguiente tabla, determinar el modo de operación (corte, lineal, saturación) y la corriente de drenador en cada caso. Supóngase que la tecnología utilizada es CMOS V gs (nmos) V ds (nmos) V gs (pmos) V ds (pmos) a 3,3 V 3,3 V -0,5 V -1,5 V b 3,3 V 2,2 V -3,3 V -2,6 V c 0,6 V 0,1 V -3,3 V -0,5 V nmos: β n = 60µA/V 2 V TH = 0,7 V pmos: β p = 20µA/V 2 V TH = - 0,8 V 30

Ejercicio -2: Considerando que las curvas características de un transistor nmos se corresponden con las representadas en la Figura 1, determinar el nivel de corriente Ids y el valor de su resistencia equivalente R si estuviera operando dentro de la zona lineal en el punto P indicado en la figura, sabiendo que su factor de ganancia es β = 0,13 ma/v 2. 4,7 Figura 1 31 Capacidades en los transistores MOS L D difusión lateral x j profundidad de difusión, anchura de las islas S G D poli oxido Transistor nmos x j x j L D L D Canal L p Substrato o bulk 32

Capacidades en los transistores MOS S G D Se forma una capacidad: - cuando hay estructuras (conductor aislante semiconductor) poli - uniones PN oxido x j x j L D L D Canal L p Substrato o bulk 33 Capacidades en los transistores MOS S G D Capacidades asociadas a la puerta C GC - Capacidad puerta canal (poli-oxidocanal) C GC C CB - Capacidad canal substrato (BULK). Unión N (canal) P (bulk) C CB Canal L p Substrato o bulk 34

Capacidades en los transistores MOS S G D Capacidades asociadas al solapamiento C GSO - Capacidad puerta fuente solapamiento (poli-oxido-isleta) C GSO C GC C GDO C GDO - Capacidad puerta drenador solapamiento (poli-oxido-isleta) C CB p Substrato o bulk 35 Capacidades en los transistores MOS S G D Capacidades asociadas a los drenadores y fuentes C SB - Capacidad fuente (N) substrato (P) C GSO C GC C GDO C DB - Capacidad drenador (N) substrato (P) C SL C SB C CB C DB C DL p C SL - Capacidad fuente (N) substrato (P) Lateral C DL - Capacidad drenador (N) substrato (P) Lateral Substrato o bulk 36

Capacidades en los transistores MOS S G D Capacidades asociadas a la puerta C GC - Capacidad puerta canal (poli-oxido-canal) C CB - Capacidad canal substrato (BULK). Unión N (canal) P (bulk) C GSO C GC C GDO Capacidades asociadas al solapamiento C C CB C SB C C DB C GSO - Capacidad puerta fuente solapamiento (poli-oxido-isleta) DL SL C GDO - Capacidad puerta drenador solapamiento (poli-oxido-isleta) p Substrato o bulk Capacidades asociadas a los drenadores y fuentes C SB - Capacidad fuente (N) substrato (P) C DB - Capacidad drenador (N) substrato (P) C SL - Capacidad fuente (N) substrato (P) Lateral C Dl - Capacidad drenador (N) substrato (P) Lateral 37 Capacidades en los transistores MOS S G D A efectos de cómputo, se supone todas las capacidades originadas por uniones PN, englobadas en una zona deflexión C SL C DL CGSO C GC C GDO C SB C CB C DB p Calculo aproximado de la capacidad de puerta Substrato o bulk Cg = C GC + C GSO + C GDO C GC =C ox L W - 2 C ox L D W C ox L W Suponiendo que las dos difusiones laterales son iguales C GDO = C GDO =C ox L D W y de valor despreciable frente a Cg C = capacidad del oxido por unidad de área (C ox ) x area ( L W) C ox = Capacidad/area = ε ox (permitividad del oxido)/ T ox (anchura del oxido) 38

Modelo de resistencia-capacidad Puerta (G) Drenador (D) C ox L W Resistencia de canal Rn o Rp Substrato Fuente (S) R n T ox L n 1 µ n ε ox W n (V GS -V TH ) L n 1 µ n C ox W n V DD R p T ox L p 1 µ p ε ox W p (V GS -V TH ) V GS -V TH V DD L p 1 µ p C ox W p V DD La movilidad de los electrones es entre 2,5 a 3 veces la movilidad de los huecos µ n = 2,5 µ p 39 L = 1 Puerta W = 2 Drenador o fuente CANAL Drenador o fuente layout L = 2 R tiene un valor proporcional a 1/2 C tiene un valor proporcional a 2 W = 4 R tiene un valor proporcional a 1/2 C tiene un valor proporcional a 8 40

Ejercicio-3: Calcular la capacidad por unidad de área del oxido, la capacidad de puerta y la capacidad de canal de un transistor nmos y otro pmos, así como las correspondientes resistencias de canal. Datos: T ox = 20 nm ε OX = 3,5 x 10-13 F/cm V DD = 5 L D = 0,15 µm para ambos transistores y ambas islas Transistor n: µ n = 45 cm 2 /seg L n = 1 µm W n = 2 µm Transistor p: µ p = 15 cm 2 /seg L p = 1 µm W p = 2 µm 41 Conceptos abordados -Estructura física y polarización de los transistores MOS -Curvas características y zonas (modos) de funcionamiento de los transistores MOS -Modelos matemáticos aplicados en cada zona -Modelos eléctricos equivalentes Cuestiones que deberá haber aprendido el alumno: -Parámetros que intervienen en los modelos analíticos y cómo éstos influyen en los resultados -Extracción de la información gráfica que proporcionan las curvas características -Saber determinar R, Ids o Isat de un transistor apoyándose en los datos proporcionados de forma directa o indirecta (p.e.: mediante una gráfica) 42

CASO IDEAL El inversor CMOS: Función de Transferencia V e V s V e V s 0 1 p es un cortocircuito, n un circuito abierto VDD 1 0 p es un circuito abierto, n es un cortocircuito vs V dd V e 0V Salida 1 Salida 0 43 CASO IDEAL El inversor CMOS: Función de Transferencia Función de transferencia V s 1 lógico V dd /2 0 lógico V e 1 lógico 0 lógico V dd V dd /2 Correspondencia entre valores de tensión y valores lógicos 0 44

Caso real VDD p 0V Salida estable 1 p n n Conmutaciones Salida estable 0 45 Función de Transferencia, diferencia entre un caso ideal y real Caso real Caso ideal 46

La función de transferencia define los niveles de ruido V OH Ventrada = Vsalida dvsalida = -1 dventrada dvsalida = -1 dventrada V OL V IL V TR V IH V OH Máximo voltaje de salida para un 1 lógico V OL Mínimo voltaje de salida para un 0 lógico V IL Máximo voltaje de entrada que puede ser interpretado como un 0 lógico V IH Mínimo voltaje de entrada que puede ser interpretado como un 1 lógico 47 V entrada Niveles de ruido V salida V OH V IH V IL V OH V IH = NM H Región de transición V OL V IL = NM L V OL Conexión Conexión V OH V OL V IL V OH V IH V OL ruido ruido 48

Condiciones para determinar las tensiones y zonas de funcionamiento V ent V GSP V GSN d s s V dd I dp I dn - V dsp + V dsn = V sal - 0 V Los dos transistores están en serie, por tanto sus corrientes tienen que ser iguales, dado que sus drenadores están unidos: I dp = - I dn Teniendo en cuenta las referencias de los substratos, las tensiones de puerta: V GSP = V ent -V dd V dsp V dsn = V sal V dd V GSN =V ent - 0 = V ent Las tensiones en los drenadores: V dsn = V dsp + V dd V dsp = V sal - V dd 49 Resumen modos de operación de los transistores P y N en función de los voltajes de entrada y salida: NMOS: V ent < V thn transistor cortado (V GSN < V thn ) Si V ent > V thn entonces: V sal < V ent V tn zona lineal (V DSN < V GSN V tn ) V sal > V ent V tn saturación (V DSN >V GSN V tn ) PMOS (ecuaciones referidas al transistor N): V ent > V dd + V thp transistor cortado (V GSN V dd ) > V thp Si V ent < V dd +V thp entonces: V sal > V ent V tp zona lineal V DSN -V dd > V GSN V dd -V tp V sal <V ent V tp saturación V DSN -V dd < V GSN V dd -V tp

Layout de un inversor 51 Formas de onda de las tensiones de entrada y salida 52

Formas de onda de las tensiones de entrada y salida 53 Formas de onda de las tensiones de entrada y salida y corriente 54

Regiones a estudiar en la función de transferencia V OH Ventrada = Vsalida dvsalida = -1 dventrada dvsalida = -1 dventrada V OL V IL V TR V IH 55 Estudio de las regiones: V ent < V tn (Región A) A Condiciones: V ent < V tn 0,6 V salida = V OH = V dd = 5 Transistor N cortado I dp, I dn = 0 Transistor P V tn V ent (0,6) Vdd (5) - V tp < 0 transistor activo ON V ent (0,6) Vdd (5) - V tp <V salida (5) V dd (5) Transistor P en zona lineal

Estudio de las regiones: V ent = V IL (Región B) Condiciones: B V ent = V GSN 1,75 V V salida = V DSN V OH 4,75V V tn 0,6 V Transistor N V ent > V tn (activo ON) V GSN (1,75) - V tn ( 0,6 ) < V DSN (4,75) SATURADO V IL Transistor P V ent (1,7) Vdd (5) - V tp < 0 (activo ON) V ent (1,75) Vdd (5) - V tp <V salida (4,75) V dd (5) ZONA LINEAL Calculo de V IL β n [V GSN V tn ] 2 = β p [2(V GSP V tp ) V DSP V DSP2 ] 2 2 I dp β n [V ent V tn ] 2 = β p [2(V ent -V dd V tp ) (V sal -V dd ) (V sal -V dd ) 2 ] 2 2 La pendiente es 1 d V sal = -1 V IL = V in I dn V sal d V ent V IL = 2 V sal + V tp V dd + β n / 1 + β n / β p β p β R = β n / β p 58

Estudio de las regiones: V ent V sal (Región C) Condiciones: V ent = V GSN 2,6 V V salida = V DSN V OH 2,5V V tn 0,6 V C Transistor N V ent >V tn (activo ON) V GSN (2,6) - V tn ( 0,6 ) < V DSN (2,5) SATURADO Transistor P V ent (2,6) Vdd (5) - V tp < 0 transistor activo ON V ent (2,6) Vdd (5) - V tp > V salida (2,5) V dd (5) SATURADO Calculo de V sal = V in = V inversion (idealmente V dd/2 ) I dp β n [V GSN V tn ] 2 = β p [V GSP V tp ] 2 2 2 β n [V ent V tn ] 2 = β p [(V ent -V dd V tp ) 2 2 2 I dn β R = β n / β p V sal V inversion = V tn + β R (V tp + V dd ) 1 + β R 60

Influencia de β R = β n / β p en la función de transferencia Sin el inversor es simétrico β n / β p = 1 β = µε W/ L t ox = µ C ox (W/L) V TN = - V TP β n / β p = µ n C ox (W/L) n µ p C ox (W/L) p Suponiendo que C ox es igual para ambos transistores y µ p 2,5 µ p 2,5 (W/L) n (W/L) p 61 Estudio de las regiones: V ent = V IH (Región D) Condiciones: D V ent = V GSN 3,5V V salida = V DSN V OH 0,3 V V tn 0,6 V Transistor N V ent >V tn (activo ON) V GSN (3,5) - V tn ( 0,6 ) > V DSN (2,5) LINEAL V IH Transistor P V ent (3,5) Vdd (5) - V tp < 0 transistor activo ON V ent (3,2) Vdd (5) - V tp > V salida (0,3) V dd (5) SATURACION

Calculo de V IH β p [V GSP V tp ] 2 = β n [2(V GSN V tn ) V DSN V DSN2 ] 2 2 I dp β p [V ent V dd -V tn ] 2 = β p [2(V ent V tn ) V sal V sal 2 ] 2 2 La pendiente es 1 d V sal = -1 V IH = V in I dn d V ent V IH = β R (2 V sal + V tn ) + V dd + V tp V sal 1 + β R β R = β n / β p 63 Estudio de las regiones: V ent > V dd +V tp (Región E) Condiciones: V ent = V GSN 4,2 V V salida = V DSN V OH 0 V E V tn 0,6 V V tp = -1 Transistor N V ent >V tn (activo ON) V GSN (4,2) - V tn ( 0,6 ) > V DSN (0) LINEAL Transistor P V ent (4,2) Vdd (5) - V tp (-1) > 0 CORTADO V dd + V tp Transistor N cortado I dp,i dn = 0

Región V ent Resumen modos de operación V sal nmos pmos A < V TN V OH cortado lineal B V IL alto V OH saturación lineal C V inversion V inversion = V dd /2 saturación saturación D V IH bajo V OL lineal saturación E > (V dd + V TP ) V OL lineal corte 65 Ejercicio 4: La curva de la figura representa la función de transferencia de un inversor CMOS, determínese a partir de ella, los siguientes parámetros: 1) V dd x 2) V tn y V tp 3) Modo de operación del los transistores en el punto x de la figura 4) Si β n / β p aumentase en un factor de 10, cómo variaría la forma de la curva? 66

El inversor CMOS. Retardos de propagación Visión puerta-substrato S p VDD V DD N VDD P G p D p P C p v S ve V S ve ve ve 0V G n D n P P P 0V 0V S n C n 67 C p n El inversor CMOS. Retardos de propagación Visión drenador-fuente S p Si conduce solo P V DD R p D p v S R n D n Ve 0V S n Si conduce solo N Como se ha analizado al estudiar la función de transferencia del inversor, los dos transistores no suelen estar en la zona lineal simultáneamente

El inversor CMOS. Retardos de propagación Entrada 0 V- Salida V DD - Conduce el transistor P VDD S p VDD vs D p R p Cp VDD Cn V s =V c Ve 0V τ c =R p (C p +C n ) = R p C L Tiempo de retardo (t plh ) 4 τ c El inversor CMOS. Retardos de propagación Entrada V DD - Salida 0V Conduce el transistor N VDD Cp VDD vs D n R n Cn V s =V c Ve 0V S n 0V τ d =R n (C p +C n ) = R n C L Tiempo de retardo (t phl ) 4 τ d 70

El inversor CMOS. Retardos de propagación v V DD v e V DD V DD /2 0V t=0 t=t 0 0 t 0 t 71 Tiempos de retardo para una capacidad de carga de 0,01pF 72

Tiempos de retardo para una capacidad de carga de 0,02pF 73 Tiempos de retardo para una capacidad de carga de 0,1 pf 74

Tiempos de retardo para una capacidad de carga de 0,5 pf 75 El inversor CMOS. Retardos de propagación Inversor 1 Inversor 2 Inversor 3 V DD VDD V S C L Ve 0V 0V capacidad de carga T retardo = 4 ( R 1 C g2 + R 2 C g3 + R 3 C L ) 76

El inversor CMOS. Retardos de propagación V DD V S C L Ve 0 V capacidad de carga Ejercicio - 5: Suponiendo que todas las resistencias y capacidades de los transistores P y N son iguales, determinar el retardo de propagación desde la entrada a la salida en el ciruito de la figura. DATOS: R n = 1k R p = 2,5K C n =C p = 5 pf C L = 10 pf 77 El inversor CMOS. Retardos de propagación V DD V E V S C L = 10 pf 0 V Ejercicio - 6: Para una relación de aspecto W/L = 1/1 en los transistores P y N, los valores de sus resistencias son R n = 1k R p = 2,5K. Dejando fija la relación de aspecto del transistor N, determinar la relación de aspecto del transistor P para que los tiempos de propagación de alto-bajo y bajo-alto fuesen iguales. Considérese µ n = 2,5 µ p. 78

Disipación de potencia La potencia : Potencia estática + Potencia dinámica Potencia estática: Cuando se ha alcanzado una salida estable 0, 1 V dd VDD I D Salida 1 : Cuando Vc(t) = V dd entonces I D = 0 P E1 = I D V dd = 0 watios V e vs Vc(t) Salida 0 : Cuando Vc(t) = 0 entonces I D = 0 P E0 = I D V dd = 0 watios 0V I D Vc(t) En condiciones estáticas I D = 0 => no hay consumo aparente Potencia estática (normalmente se ignora - 20% de la potencia total debido a la corriente de fugas) V e I diodo = I 0 (e qv KT 1) GND V dd N número de dispositivos GND V dd N P N N P P N P E Σ I fugas V dd 1 Si consideramos que la corriente de fugas por transistor a temperatura ambiente esta comprendida entre 0,1 a 0,5 na. Un inversor funcionando a 5V, disiparía entre: 2 P E Σ 0,1 na 5 V = 1 nw 1 P E Σ 0,5 na 5 V = 5 nw 2 1

Layout del inversor 81 Formas de onda de entrada y salida de un inversor 82

Formas de onda de las corrientes y tensiones de un inversor 83 + I dn (t) I dn + T/2 T 1 P media = 1 I dn (t) V cn (t) dt + I dp (t) V cp (t) dt T T 0 T/2 Vcn(t) Transistor N: I dn (t) = - C dv c /dt V cn (t) = V c (t) Transistor P: I dp (t) = C dv c /dt V cp (t) = V dd -Vc(t) V dd I dp (t) V R dd T/2 p 1 P media = - C dv c /dt V c (t) dt + T 0 Vcp(t) T + 1 T T/2 C dv c /dt (V dd - Vc (t)) dt 84

T/2 T 1 1 P media = - C V c (t) dv c + C (V dd - Vc (t)) dv c T T 0 T/2 Teniendo en cuenta que el termino diferencial ha cambiado,habrá que redefinir los limites de la integral en términos de la V c Límites para N: Valor inicial V c = V dd y valor final V c = 0 (descarga) Limites para P Valor inicial V c = 0 y valor final V c = V dd (carga) 0 V dd P 1 media = 1 - C V c (t) dv c + C (V dd - Vc (t)) dv c T T 0 V dd 0 P media = C/T [(- V 2 c /2) + (V dd V c -V 2 dd/2 ) ] = V 2 dd C/T = V 2 dd C f V dd V dd V dd 0 0 Dado que C = C ox LW, tanto la reducción de las dimensione como la tensión de polarización contribuyen a disminuir el consumo 85 Conceptos abordados -Inversor CMOS - Función de transferencia - Retardos de propagación - Disipación de potencia Cuestiones que deberá haber aprendido el alumno: -Determinar del modo de operación de los transistores a partir de su función de transferencia -Determinar de los retardos de propagación en circuito CMOS. -Determinar el consumo de potencia 86

Ejercicio 7: El circuito de la figura, corresponde a una puerta que implementa una función lógica en tecnología CMOS. Considerando las curvas características de los transistores nmos que se muestran en la figura, que la relación de aspecto W/L) en todos los transistores es 1/1, y que las resistencias de los mismos son R n = 1 K y R p = 2,5 K, se pide determinar: 1) La tensión umbral de los transistores nmos. 2) La función lógica que implementa la puerta. 3) Los tiempos de retardo o propagación en las transiciones alta-baja (t HL ) y altabaja (t LH ), tomando la capacidad de carga en la salida C L = 10 pf. 4) El número de puertas, de la misma familia que la dada, que se pueden conectar a la salida, si la capacidad equivalente de cada una de ellas es C l y el tiempo de retardo máximo permitido t r = 0,75 µ. Considérese t r = 4τ. 5) La relación de aspecto que deberían de tener los transistores pmos, para que los tiempos t HL y t LH fuesen iguales. 6) La frecuencia máxima a la que podría trabajar el circuito para que la potencia media disipada fuese como máximo 1 µ W, trabajando a 5 V. 87 88