ELECTRÓNICA DIGITAL TEMA 5

Transcripción

1 ELECTÓNICA DIGITAL TEMA 5 (Parte 1) CONCEPTOS GENEALES ASÍNCONOS

2 DEFINICIÓN Sistema capaz de memorizar el nivel lógico de las variables de entrada y convertirlo en un estado interno del propio sistema, de tal manera que el nivel lógico de las variables de salida en un instante determinado no depende solamente del de las variables de entrada en dicho instante sino también del que tuvieron en el pasado. También se denomina autómata finito o máquina de estados finita, conocida como FSM (Finite State Machine)

3 Todo sistema secuencial posee: Un conjunto de n variables de entrada x 0, x 1,..., x n-1 que dan lugar a un conjunto finito de 2 n combinaciones que reciben el nombre de vectores de entrada. Un conjunto de m variables de estado interno y 0, y 1,..., y m-1 que dan lugar a un conjunto finito de 2 m estados internos que reciben el nombre de vectores de estado interno. Un conjunto de p variables de salida z 0, z 1,..., z p-1 que dan lugar a un conjunto finito de 2 p combinaciones o vectores de salida.

4 ESUEMA DE BLOUES DE UN SISTEMA SECUENCIAL x 0 x 1 z 0 z 1 x n-1 SISTEMA z p-1 y 0(t+1) y 1(t+1) COMBINACIONAL y 0t y 1t MEMOIA y 0(t+1) y (m-1)(t+1) y (m-1)t MEMOIA y 1(t+1) MEMOIA y (m-1)(t+1)

5 SISTEMAS SECUENCIALES Asíncronos Síncronos De realimentación directa ealimentados con celdas asíncronas Totalmente síncronos Síncronos asincronizados

6 SISTEMA SECUENCIAL DE EALIMENTACIÓN DIECTA (DIECT FEEDBACK SEUENTIAL SYSTEM ) Las variables de entrada actúan de forma directa sobre él y por ello se le da también la denominación genérica de sistema secuencial asíncrono (Asynchronous sequential system ) x 0 x 1 z 0 z 1 x n-1 SISTEMA z p-1 y 0t y 1t COMBINACIONAL y 0t+1 y 1t+1 y (m-1)t y (m-1)t+1

7 CELDA BÁSICA BINAIA ASÍNCONA (Asynchronous cell or latch ) Sistema secuencial asíncrono que posee una sola variable de estado interno. Es un sistema secuencial asíncrono de realimentación directa sobre cuyo estado actúan de forma inmediata las variables de entrada cuando se ponen en un determinado nivel lógico o cuando cambian de nivel lógico. Puede ser utilizado para implementar sistemas secuenciales asíncronos.

8 SISTEMA SECUENCIAL ASÍNCONO EALIMENTADO MEDIANTE CELDAS BINAIAS ASÍNCONAS Variables de entrada n p Variables de salida SISTEMA COMBINACIONAL m m Variables de estado interno CELDAS BINAIAS ASÍNCONAS

9 CELDA BÁSICA BINAIA SÍNCONA Se caracteriza por tener una variable de entrada especial, denominada entrada de sincronización o de disparo (Trigger), a la que algunos autores llaman también entrada de reloj (Clock) porque en la mayoría de los casos se le aplica la salida de un generador de impulsos. Las variables de entrada solamente actúan sobre el estado de la celda en el instante en el que la citada entrada de sincronización cambia de nivel. Se denomina biestable síncrono (Flip-flop).

10 SISTEMA SECUENCIAL SÍNCONO (SYNCHONOUS SEUENTIAL SYSTEM) Variables de entrada n p Variables de salida SISTEMA COMBINACIONAL m m Variables de estado interno CELDAS BINAIAS SÍNCONAS GENEADO DE IMPULSOS

11 SISTEMAS SECUENCIALES ASÍNCONOS Caracterizados por niveles Caracterizados por flancos ealimentación directa ealimentación con biestables ealimentados con celdas activas por flancos

12 SISTEMA SECUENCIAL DE EALIMENTACIÓN DIECTA (DIECT FEEDBACK SEUENTIAL SYSTEM ) y 1 & y 2 x 1 x 2 & & 1 Y 1 Y 1 & & Z 1 x 1 x 2 & y 2 & 1 & Z 2 y 1 & y 1 y 2 & & Y 1 2 Y 2 y 1 & y 2

13 SISTEMA SECUENCIAL DE EALIMENTACIÓN DIECTA (DIECT FEEDBACK SEUENTIAL SYSTEM ) Sistema secuencial asíncrono que posee dos variables de entrada x 1 y x 2 y una variable de salida z y que actúa tal como se indica en el cronograma (Timing diagram) x 1 x 2 z Se puede representar mediante una tabla de verdad denominada tabla de excitación

14 SISTEMA SECUENCIAL DE EALIMENTACIÓN DIECTA (DIECT FEEDBACK SEUENTIAL SYSTEM A las variables x 1 y x 2 se les asignan respectivamente, las letras S (Set) y (eset). S pone a uno la salida y la borra (Clear) o pone a cero (eset). La mayoría de los autores anglosajones denominan -S Latch (Cerrojo) a este sistema que tiene dos estados estables y se puede denominar biestable -S. S y t y t+1 = Y S y t y t X X X Se puede implementar de dos formas diferentes

15 Biestable -S (-S Latch) de grabado prioritario x 1 (M) Y y x 2 (P) Y = x1 + x2y x 1 & S Y = x1 + x2y = x1x2y & x 2

16 Biestable -S (-S Latch) de borrado prioritario x 1 (M) x 2 (P) Y y x 1 1 Y = x + 1 x 2 + x 2 y = x 2 ( x 1 y Y x ( x + y = x + x + = 2 1 ) 2 1 y ) x 2 1 S

17 Curva de transferencia típica de un elemento lógico inversor V salida -1 N1 N2 1 1 V e1 V s1 V e2 V s2-1 V s,0 max V u,0 V u,1 V s,1 min Margen de ruido en estado 0 Margen de ruido en estado 1 V entrada

18 Comportamiento del biestable -S: Estado metaestable S 1 N1 1 1 N2 1 V SN1 = V EN2 Estado estable Estado inestable (Metaestable) Estado estable V SN2 = V EN1

19 Comportamiento del biestable -S Cronograma de las situaciones en las que el biestable -S se pone en el estado metaestable Impulso de corta duración S t < t min Estado metaestable

20 Sistema secuencial asíncrono caracterizado mediante niveles con realimentación mediante biestables -S CONJUNTO BIESTABLES S- S 1 S X 1 S 2 S 1 Z 1 X n 1 SISTEMA COMBINACIONAL 2 1 SISTEMA COMBINACIONAL 2 m N1 S m m S m-1 m-1 N2 Z p

21 CAETEA D x 1 x 2 SISTEMA SECUENCIAL ASÍNCONO Z M D VÍA FEEA M D M Detector Motor Barrera

22 PONE EN TENSIÓN PONE CONDICIONES GENEALES x 1 E 2 NO x 1 x 2 NO x 2 SI ACTIVA Z SI ACTIVA Z E 1 x 2 x 1 NO x 2 x 1 NO E 3 SI SI DESACTIVA Z DESACTIVA Z

23 CICUITO DIGITAL TEMPOAL Circuito en el que el retorno al estado inicial se realiza al cabo de un cierto tiempo t variable según la situación particular. Constituye un bloque funcional que recibe el nombre de circuito de memoria temporal o temporizador (Timing circuit), porque memoriza una determinada situación mediante el estado de una variable binaria durante un cierto tiempo t. Puede tener variables de entrada o no tenerlas.

24 CICUITO DE MEMOIA TEMPOAL CON VAIABLES DE ENTADA Se denomina monoestable Función lógica x 0 CICUITO x 1 DE x 0 MEMOIA x 1 x n TEMPOAL x n t Instante de actuación de las variables de entrada

25 CICUITO DE MEMOIA TEMPOAL SIN VAIABLES DE ENTADA Se denomina generador de impulsos (Pulse generator), reloj (Clock) y astable (Astable) GENEADO DE IMPULSOS G

26 No realimentados MONOESTABLES ealimentados Activados por niveles Activados por flancos No redisparables (Non retriggerable) edisparables (etriggerable)

27 MONOESTABLE NO EALIMENTADO T N1 1 ETADO T r N2 & T T r t r t r

28 MONOESTABLE NO EALIMENTADO T N1 1 C N2 & T &

29 MONOESTABLE EALIMENTADO NO EDISPAABLE N1 S N1 1 T 1 0V C N2 1 P N2 1 0V

30 MONOESTABLE EALIMENTADO NO EDISPAABLE T N1 T 1 0V C 2V CC 0V P N2 P 1 0V t=kc

31 MONOESTABLE EALIMENTADO NO EDISPAABLE T N1 1 0V C Cronograma de las señales de un monoestable no redisparable (Non retriggerable) P N2 1 0V S t t

32 SÍMBOLO LÓGICO DE UN MONOESTABLE EALIMENTADO NO EDISPAABLE No normalizado Normalizado C 1 C ext C ext /C ext T MONOESTABLE T

33 MONOESTABLE EALIMENTADO NO EDISPAABLE S N1 1 S N3 N4 N N6 & +V D P N2 1 C t Esquema +V C C ext ext /C ext Cronograma A B P. Cero (eset) & Símbolo lógico normalizado

34 TEMPOIZADOES ANALÓGICOS DIGITALES Temporizadores que combinan un comparador analógico con un biestable activado por niveles o por flancos. Se pueden obtener temporizaciones elevadas. Inconvenientes - Solo se puede modificar modificando el valor de una resistencia. -Se tiene que ajustar mediante un potenciómetro. Aplicaciones Sistemas electrónicos sencillos en los que no es necesario modificar el valor de la temporización de forma automática sin tener que realizar una acción manual.

35 TEMPOIZADOES ANALÓGICOS DIGITALES Temporizadores que combinan un comparador analógico con un biestable activado por niveles o por flancos. T V ref - + C Señal de disparo (Trigger) T P. Cero P. Uno Biestable S Salida V ref V C 1 C C 2 t=kc

36 Temporizador que combina un comparador analógico con un biestable activado por flancos que posee entrada de puesta en estado inicial. A 1 - P. Cero + Señal de disparo (Trigger) T P. Uno Biestable Salida del temporizador 3 P. Inicial C 2 4

37 TEMPOIZADOES ANALÓGICOS DIGITALES Símbolo lógico de un temporizador que combina un comparador analógico con un biestable activado por flancos. A C Señal de disparo (Trigger) T TEMPOIZADO ANALÓGICO DIGITAL P. Inicial

38 GENEADOES DE IMPULSOS Fundamento conceptual 1 1 1

39 GENEADO DE IMPULSOS IMPLEMENTADO CON MONOESTABLES D1 N1 B 1 1 C1 2 C2 N2 1 B A D2 A

40 INVESO CON HISTÉESIS V e 1 V e V s V s V U1 V U2

41 GENEADO DE IMPULSOS IMPLEMENTADO CON UN INVESO CON HISTÉESIS V e V U2 V e 1 V U1 t C t

42 GENEADO DE IMPULSOS IMPLEMENTADO CON PUETAS EALIMENTADAS CICUITO PASIVO DE EALIMENTACIÓN A 1 B 1 AMPLIFICADO C

43 GENEADO DE IMPULSOS IMPLEMENTADO CON PUETAS EALIMENTADAS C1 C2 2

44 GENEADO DE IMPULSOS IMPLEMENTADO CON TEMPOIZADOES ANALÓGICO-DIGITALES 1 2 C1 C2 1 T 1 TEMPOIZADO ANALÓGICO 1 T 2 TEMPOIZADO ANALÓGICO 2 DIGITAL DIGITAL 2 P. Inicial t 1 t 2

45 TEMPOIZADO ANALÓGICO DIGITAL MULTIFUNCIONAL (555) E. control (Control voltage) E. Umbral (Threshold) E. disparo (Trigger) - A + + B - Biestable S BLOUE FUNCIONAL TEMPOIZADO Salida E. descarga (Discharge) T P. Inicial

46 GENEADO DE IMPULSOS IMPLEMENTADO CON UN TEMPOIZADO ANALÓGICO-DIGITAL MULTIFUNCIONAL (CICUITO 555) V C 2/3 V CC 1/3 V CC A P. Cero B T - P. Uno A + + P. Cero B - 1 Biestable S P. Inicial T P. Uno C 2 T

47 TEMPOIZADO IMPLEMENTADO CON UN CICUITO ANALÓGICO-DIGITAL MULTIFUNCIONAL (CICUITO 555) P. Inicial 1 Señal de disparo T Señal de disparo (Trigger) 2 T C T - P. Uno A + + P. Cero B Biestable S P. Inicial T Salida V C 2/3 V CC P. Uno T

48 +Vcc +Vcc (4,5 a 18 V) +Vcc E. Control E. Umbral E. Disparo Descarga A B C C P. In Circuito temporal analógico-digital 555 +Vcc Generador de impulsos implementado con el circuito 555

49 +Vcc +Vcc Monoestable no redisparable implementado con el circuito 555 C Señal de disparo (Trigger) C P. In Señal de disparo Cronograma t t

50 APLICACIONES DE LOS CICUITOS DIGITALES TEMPOALES Circuito detector de ausencia de impulsos C C ext ext /C ext T T t

51 APLICACIONES DE LOS CICUITOS DIGITALES TEMPOALES Circuito detector de anchura de impulsos C C ext ext /C ext T & f 1 1 T td 2 td 2 td 1 f

52 APLICACIONES DE LOS CICUITOS DIGITALES TEMPOALES Circuito eliminador de rebotes 1 BLOUE FUNCIONAL TEMPOIZADO 2 T - A + + B - Biestable S T Salida T P C P. Inicial P T