Herramientas para Cortex CMSIS. Requerimientos. Respuesta - CMSIS 30/06/2011. Cortex MicrocontrollerSoftware Interface Standard

Transcripción

1 Herramientas para Cortex CMSIS Cortex MicrocontrollerSoftware Interface Standard 1 2 Requerimientos Respuesta - CMSIS Mejorar la portabilidad y la reutilización del software. Permitirle a los proveedores de soluciones de software desarrollar productos que se pueden trabajar de forma integrada con las bibliotecas de dispositivos de diversos proveedores de silicio. Permitirle a los desarrolladores escribir software más rápidamente por medio de una interfaz de programación estandarizada fácil de utilizar. Facilitar que un mismo programa embebido pueda ser empleado en múltiples compiladores. Evitar problemas de compatibilidad cuando se emplean soluciones de software de múltiples fuentes. Cortex Microcontroller Software Interface Standard (CMSIS) es una capa de abstracción de hardware independiente del proveedor para los procesadores M0 y M3 utilizando APIs (Application Programming Interface) comunes entre todos. Es soportada por un importante conjunto de empresas 3 4 1

2 CMSIS El procesador ARM Cortex-M3 es el primer núcleo de ARM específicamente diseñado para el mercado general de los microcontroladores Este núcleo incluye muchas características comunes (idénticos NVIC, Timer, Depurador-del-hardware) compartidos por todos los integrantes de la familia, cualquiera sea su fabricante. Estas características comunes permitirán que los desarrolladores migren y reusen software (por ejemplo un sistema operativo en tiempo real) con mucho menos esfuerzo entre distintos fabricantes de microcontroladores Cortex-M3. CMSIS El CMSIS provee de funciones para acceder a registros del núcleo y de los periféricos. El CMSIS permite interfaces de software simples y coherentes para el uso de los periféricos, para los RTOS y para el middleware. Simplifica la reutilización de programas (aún cambiando de componente y de compilador) y la reducción de la curva de aprendizaje para los desarrolladores de microcontroladores, reduciendo el tiempo de salida al mercado de nuevos sistemas. El programador podrá escribir su código SIN CONOCER EN DETALLE EL HARDWARE SOBRE EL QUE SE EJECUTARÁ. También permite la mezcla en la utilización de rutinas provistas por varios fabricantes 5 6 Organización CMSIS CMSIS -CPAL Como parte del CMSIS ARM provee el Core Peripheral Access Layer que contiene definiciones de los nombres, de las direcciones y funciones para acceder a los registros de núcleo y periféricos y se busca la uniformidad de designaciones y direcciones cualquiera sea el fabricante y componente. También provee una interfaz para el kernel de los Sistemas Operativos en Tiempo Real. Esta capa de abstracción esta disponible para varias implementaciones de compiladores

3 CMSIS -CPAL También se provee: Uniformidad en la designación de los registros de los periféricos Definición de los vectores para todas las excepciones e interrupciones. Funciones para acceder a los registros del núcleo así como para acceder a los periféricos del mismo. Interfaz independiente del dispositivo para los kernels de los RTOS. Canal de depuración (estilo printf + kernel del RTOS) CMSIS -CPAL Las funciones del CPAL son reentrantes y pueden ser llamadas desde diferentes rutinas de atención de interrupción No pueden bloquearse pues no contienen lazos de espera. La mayoría de las funciones de CPAL se hallan contenidas en core_cm3.h como funciones estáticas inline. Ésto permite que el compilador optimice las llamadas a función Access Functions for Peripherals (opcional): provee funciones de ayuda adicionales para periféricos 9 10 CMSIS -MPAL CMSIS -MPAL CMSIS también provee el Middleware Peripheral Access Layer que proporciona los métodos comunes para acceder a los periféricos. El término middleware se refiere a la capa de software que se encuentra entre el sistema operativo y las aplicaciones y fue utilizado por primera vez en un documento de la OTAN de 1968 El middleware access layer es adaptado por el proveedor de silicio para los periféricos de dispositivos específicos utilizados por los componentes de middleware fundamentalmente del tipo de comunicación como ser USB La capa de middleware de acceso se encuentra actualmente en desarrollo y todavía no forma parte de esta documentación. También se facilitan métodos comunes para acceder a los periféricos de comunicaciones

4 CMSIS -DPAL Device Peripheral Access Layer Se definen en esta capa las direcciones de hardware de registros y otras definiciones, así como las funciones específicas del dispositivo de acceso. Es muy similar a la CPAL y será proporcionado por el proveedor de silicio. Los métodos de acceso proporcionados por CPAL pueden ser de referencia y la tabla de vectores se adaptará para incluir dispositivos específicos dirección de controlador de excepciones.. Uso CMSIS Para cada dispositivo, el proveedor del MCU proporciona un archivo de cabecera, que contiene los archivos de cabecera adicionales previstos en la biblioteca de device drivers y el Core Peripheral Access Layer. ( ntation/doxygen/files.html) Consideraciones de programación Reuso de software Archivos independientes del vendedor (tanto de hardware como de compilador) core_cm3.h y core_cm3.c Archivos provistos por fabricante del chip (device.h y system_device.h) Compatible con cualquier compilador (Keil, Realview, GNU, etc Startup propio del diseñador del compilador CMSIS ( proveee base de datos con todos los dispositivos soportados y pueden descargarse los archivos de CMSIS Device = LPC17xx, etc 15 CMSIS Estructura de Archivos core_cm3.h Declaracionesglobalesde Cortex-M3 y definicionesy definiciones de funciones estáticas. core_cm3.c Definiciones globales Cortex-M3 ARM <device>.h Top-level header file (propiode cadadispositivo). A ser incluído en el código de la aplicación. Incluye core_cm3.h y system_<device>.h system_<device>.h Declaraciones específicas del dispositivo. system_<device>.c Definiciones específicas del dispositivo p.ej. SystemInit() NXP, TI, startup_<device>.s Inicialización del dispositivo Atmel, etc Compatibles con todos los compiladores (IAR, Realview, GNU, etc) 16 4

5 CMSIS Estructura de Archivos File Provider Description device.h core_cm3.h core_cmfunc.h core_cminstr.h core_cm3.c startup_device system_device Device specific (provided by silicon partner) ARM (for RealView ARMCC, IAR, and GNU GCC) ARM (for RealView ARMCC, IAR, and GNU GCC) ARM (for RealView ARMCC, IAR, and GNU GCC) ARM (for RealView ARMCC, IAR, and GNU GCC) ARM (adapted by compiler partner / silicon partner) ARM (adapted by silicon partner) Defines the peripherals for the actual device. The file may use several other include files to define the peripherals of the actual device. Defines the core peripherals for the Cortex-M3 CPU and core peripherals. Defines the Cortex-M Core Register access functions. Defines the Cortex-M Core instructions. Provides helper functions that access core registers. Provides the Cortex-M startup code and the complete (device specific) Interrupt Vector Table Provides a device specific configuration file for the device. It configures the device initializes typically the oscillator (PLL) that is part of the microcontroller device Configuración LPC17xx /* Configuración del Procesador Cortex-M3 y periféricos del núcleo */ #define MPU_PRESENT 1 /*!< MPU Está presente? */ #define NVIC_PRIO_BITS 5 /*!< Número de Bits usados para niveles de prioridad*/ #define Vendor_SysTickConfig 0 /*!< Vale 1 si se usa una configuración distinta del SysTick*/ #include"..\core_cm3.h" /* Procesador Cortex-M3 y periféricos del núcelo*/ #include"system_lpc17xx.h" /* Header del sistema */ Ejemplo Ejemplo // El nombre del archivo depende del dispositivo // Inicialización Timer #include <device.h> void timer1_init(int frequency) { // Handler de interrupción del systick void systick_handler (void) { // Fijar la prioridad del timer.. NVIC_SetPriority(TIM1_UP_STM_IRQn, 1); // Habilitar la interrupción del timer // Handler de la interrupción de timer NVIC_EnableIRQ(TIM1_UP_STM_IRQn); void TIM1_UP_IRQHandler (void) ) {

6 voidmain(void) { // Inicialización global del sistema SystemInit(); // Systick 1 ms Ejemplo If(SysTick_Config(SystemFrequency) / 1000)) { : // Mana el error // Inicializar timer específico del dispositivo Timer1_init (); Contiene toda la información de inicialización del dispositivo Esenciales Reglas de codificación y convenciones ElcódigoCMSISCseajustaalasnormasdeMISRA2004 Usa tipos de datos ANSI estándar definido en el archivo header ANSI C <stdint.h> Los#define de constantes que incluyen las expresiones deben encerrarse entre paréntesis Variables y parámetros de un tipo de dato definido Funciones del Core Peripheral Access Layer re-entrantes Core Peripheral Access Layer no tiene código bloqueante (wait/query loops se hace en otras capas de software) Acceso a depuración ITM Qué encontraremos en CMSIS? El ITM tiene 32 canales de adquisición, 2 de los cuales estan reservados a CMSIS Canal 0 del ITM: implementa la función ITM_putchar que puede ser emplear para una depuración print style por medio de la interfaz de depuración Canal 31 del ITM: Esta reservada para la depuración del núcleo del RTOS

7 Qué encontraremos en CMSIS? Uso CMSIS Ejemplo CMSIS Ejemplo CMSIS /*============================================================================== Name : main.c Author : MER Version : Copyright : (C) Copyright Description : main definition =============================================================================== */ #ifdef USE_CMSIS #include "LPC13xx.h" #endif #include <stdio.h> // TODO: insert other definitions and declarations here 27 int main(void) { printf("hello World\n"); // Enter an infinite loop, just incrementing a counter volatile static int i = 0 ; while(1) { i++ ; return 0 ; 28 7

8 AAPCS ARM Architecture Procedure Call Standard Tipos de datos Procedimiento: Una rutina que no regresa valores Función: Unarutinaqueregresaresultados. Pilade activación(call-frame stack) La pilade los registrosde activaciónde unarutina. Registro de activación: La memoria utilizada por una rutinaparasalvarregistrosy almacenarvariables locales Endiannes Se refiere al orden en que se guardan las variables multibyte AAPCS Procedure Call Standard for the ARM Architecture Big Endian Little Endian Cortex- Parte 2 31 Cortex - Parte

9 AAPCS Ejemplo mainpasa dos parámetros y la función en assemblerretorna la suma y la resta de ambos // Función que prepara la suma y resta y llama a la función en assembler int a; int b; int result1; int result2; extern int suma(int,int); extern int resta(int, int); int main(void){ a=0x20; b=0x20; result1 = suma (a,b); result2 = resta (a,b); Ejemplo Debug and Trace AREA Code,CODE, READONLY ARM export suma export resta 6 code breakpoints and 4 general-purpose watchpoints Serial Wire Debug interface (2 pins) and JTAG Debug interface (5 pins) to access to all memory and registers in the system suma STMFD sp!, {r4-r12, lr ; Pusheamos los registros para add r0,r0,r1 ; Función suma LDMFD sp!,{r4-r12,lr bx lr resta STMFD sp!, {r4-r12, lr sub r1,r0,r1 LDMFD sp!,{r4-r12,lr ; Recuperamos los reegistros salvados bx lr end Live access to the core allowing to read and write memory and set/clear breakpoints on a running application Serial Wire Viewer (SWV) enabling data trace or profiling

10 Herramientas μvision4 IDE Herramientas Herramientas Mbed LPCxpresso download: Instrucciones: o.intro/

11 LPCexpresso LPC Link Proceso de desarrollo Referencias &sessionid=1&username=&partnerref=&format=rmaudio&key=4B2981D839231C9C19 F8AF717E67D193&text_language_id=en&playerwidth=1020&playerheight=685&eventuserid = &contenttype=A&mediametricsessionid= &mediametricid=358721&use rcd= &mode=launch